지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 김종수
- 발행연도
- 2016
- 저작권
- 대진대학교 논문은 저작권에 의해 보호받습니다.
이용수3
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문에서는 GaN FET을 적용한 공진형 컨버터중의 하나인 위상천이 풀 브릿지를 설계 및 구현 하였으며, GaN FET의 스위치 특성을 비교 분석하기 위해 대조군으로 실리콘 MOSFET을 선정하였다. GaN FET의 작은 기생성분으로 인해 스위치 특성이 우수하여 위상천이 풀 브릿지의 이론 손실 분석 결과 전반적으로 GaN FET이 실리콘 MOSFET보다 효율이 높게 나올것으로 예상 된다.
하지만 GaN FET의 작은 기생성분 및 낮은 문턱전압으로 노이즈에 민감하여, 게이트 노이즈 전압이 발생시 faulty 턴-온 문제를 야기 시킬 수 있으며, 이는 시스템 효율 및 안정성을 저감 시킨다.
따라서 노이즈 발생 원인에 대해 상세히 고찰하고, PCB 트랙의 길이 및 배치에 따른 기생 인덕턴스 성분을 정량적으로 분석했으며, 분석한 결과를 바탕으로 PCB를 제작하였다. 또한 faulty 턴-온에 가장 영향을 많이 주는 ac-loop 인덕턴스 최소화 설계 가이드 라인을 제시하며, 이론 및 실험으로 검증한다.
하지만 GaN FET의 작은 기생성분 및 낮은 문턱전압으로 노이즈에 민감하여, 게이트 노이즈 전압이 발생시 faulty 턴-온 문제를 야기 시킬 수 있으며, 이는 시스템 효율 및 안정성을 저감 시킨다.
따라서 노이즈 발생 원인에 대해 상세히 고찰하고, PCB 트랙의 길이 및 배치에 따른 기생 인덕턴스 성분을 정량적으로 분석했으며, 분석한 결과를 바탕으로 PCB를 제작하였다. 또한 faulty 턴-온에 가장 영향을 많이 주는 ac-loop 인덕턴스 최소화 설계 가이드 라인을 제시하며, 이론 및 실험으로 검증한다.
목차
국문 요지.. i표 목차 iii그림 목차 iV제 1장 서론 1제 2장 GaN FET 특성 및 위상천이 풀 브릿지 컨버터 분석 42.1 소자 특성 분석 42.2 위상천이 풀브릿지 컨버터 분석 9제 3장 시스템 1차 설계 141. 3.1 시스템 구성 및 사양 142. 3.2 손실 분석 153. 3.3 위상천의 풀브릿지 모의실험 194. 3.4 실험 결과 215. 3.5 고찰사항 28제 4장 시스템 개선 설계 366. 4.1 하드웨어 설계 개선 367. 4.2 모의실험 398. 4.3 실험결과 40제 5장 결 론 44참고 문헌 47Abstract 49감사의 글 50
최근 본 자료
댓글(0)
0