지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 이준환
- 발행연도
- 2016
- 저작권
- 광운대학교 논문은 저작권에 의해 보호받습니다.
이용수1
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
최근 칩 내부의 대다수 IP들이 재사용됨에 따라 본 논문은 ESL에서 주요 IP에 대한 전력 모델을 생성한 후, 성능과 전력을 함께 고려할 수 있는 ORPSoC기반 플랫폼을 구축해 설계를 용이하게 하고자 한다. SoC의 설계규모와 복잡도의 증가로 저전력을 위해 전력 분석은 하위 수준일수록 시뮬레이션 속도는 느리지만 정확도는 높은 반면, 상위 수준일수록 속도는 빠르지만 정확도는 떨어지기 때문이다. 특히, 상위 수준의 ESL에서는 빠른 시뮬레이션 속도로 하드웨어 구조 탐색과 소프트웨어를 포함한 전력 분석이 용이하기 때문이다.실험 결과 상위수준에서 자동적으로 생성한 전력 모델은 게이트 수준대비 최대 10% 이하의 전력 분석 오차가 발생했지만 100배에 가까운 속도향상이 발생함을 확인할 수 있었다. 또한 영상을 생성해 프레임 버퍼로 복사를 수행하는 응용으로 진행했으며, 최적화를 위해 병목현상을 파악해 하드웨어 가속기를 삽입해 플랫폼을 변경하였다. 그런데 캐시 쓰기 정책에 따라 임의의 데이터에 대한 여러 복사본이 생기기 때문에 데이터 일관성 문제가 발생할 수 있다. 이로 인해 본 논문은 데이터 일관성 문제를 고려해 최적화를 진행하였다. 실험 결과 최대 약 13.71%의 사이클 이득이 발생했음을 확인할 수 있었다.
목차
제 1 장 서론 1제 2 장 관련 연구 42.1 상위 수준 전력 모델링 42.2 데이터 일관성 6제 3 장 상위 수준 전력 분석 플랫폼 개발 113.1 전력 모델 생성 과정 113.2 상위 수준 시스템 설계 133.3 상위수준 기반 초기 시스템 구조 설계 163.4 상위 수준 시뮬레이션을 위한 외부 메모리 지연 값 예측 203.5 시스템 구조 최적화 24제 4 장 실험 및 결과 274.1 합성 결과 및 주요 IP에 대한 GL 전력 분석 264.2 상위 수준 전력 모델 생성 및 시스템 설계 31제 5 장 결론 및 향후 계획 39참고문헌 40
최근 본 자료
댓글(0)
0