메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학위논문
저자정보

이광민 (부산대학교, 부산대학교 대학원)

지도교수
박성경
발행연도
2016
저작권
부산대학교 논문은 저작권에 의해 보호받습니다.

이용수1

표지
AI에게 요청하기
추천
검색

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
In this paper, we introduced a 32-bit 2/3-stage pipelined processor, JUNO. The processor has 2/3-stage architecture to reduce a data dependency and simple pipeline controller to reduce a gate-count. It operates at 50-100MHz and has 12K-22K gate-count. Juno has a high percentage of completion enough for commercial pplication like meters, sensors and IoT platform. It has completed fundamental benchmark test and is just in progress of some remaining verifications. After the design of the processor we applied this processor to WLAN MAC system. We first analyzed overall WLAN MAC software and removed some instructions which are not used in WLAN MAC software. And then, we analyzed two data nsmission
scenario and added three stack registers and six push/pop
instructions to reduce the procedure of memory address calculation.
By this modification, we could reduce 1263 instructions in scenario1 and 18258 instructions in scenario2. At last chapter we simply suggested a WLAM MAC SoC based on all programmable SoC. Since this topic is just in the initial stage, we should make investigations on the subject.

목차

I. 서론 1
II. 32비트 범용 프로세서 설계 4
1. 정수 코어 4
1.1 파이프라인 4
1.2 데이터 패스 5
1.3 파이프라인 해저드 13
1.4 파이프라인 제어기 16
1.5 예외상황 제어기 18
2. 프로세서 21
2.1 보조 프로세서 21
2.2 프로세서 플랫폼 24
3. 면적 및 성능 평가 25
3.1 정수코어 면적 25
3.2 성능평가 26
III. WLAN MAC 시스템 분석 및 ASIP 설계 28
1. WLAN MAC 시스템 소개 28
2. WLAN MAC 시스템 분석 34
2.1 Static code analysis 34
2.2 Dynamic code analysis 39
3. WLAN MAC ASIP 명령어 정의 48
4. WLAN MAC ASIP 설계 51
5. WLAN MAC ASIP 성능 평가 53
IV. WLAN MAC SoC 설계 55
1. WLAN MAC SoC Based on AHB Interface 55
2. WLAN MAC SoC Based on All Programmable SoC 56
VI. 결론 58
참 고 문 헌 61
Abstract 64

최근 본 자료

전체보기

댓글(0)

0