지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 차형우
- 발행연도
- 2016
- 저작권
- 청주대학교 논문은 저작권에 의해 보호받습니다.
이용수3
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
자동차 네트워크에 사용되는 CAN(controller area network) 통신 트랜시버(transceiver)의 드라이버 블록(driver block)과 타임아웃(timeout) 회로를 설계하였다. 일반적으로 트랜시버는 전압모니터, 타임아웃, 드라이버, 리시버(receiver) 블록으로 구성된다. 트랜시버는 단일 TxD 신호를 받아서 CAN 물리 규격에 맞게 CANH, CANL 완전 차동 신호로 CAN 버스라인(bus line)에 출력시킨다. 또한, 트랜시버는 버스라인의 차동신호를 단일 신호 RxD로 변환시켜는 역할을 한다.
설계한 타임아웃 회로는 D 플립플롭(flip-flop)을 이용한 3비트 2진 카운터와 5개의 논리게이트 구성되어 있다. 타임아웃 회로는 TxD 신호가 지속적인 “Low”출력으로 나오는 것을 감지하여 일정시간이 지나면 차단 신호를 드라이버 블록에 전달한다.
드라이버 블록은 4-input OR 게이트, NOT 게이트, 버퍼, 드라이브 출력단 트랜지스터(PMOS, NMOS)로 구성되어 있다. 드라이브 블록은 TxD, 전압모니터 블록, 타임아웃 회로에서 나온 신호를 차동 출력을 갖도록 출력단 트랜지스터를 구동한다.
설계한 타임아웃과 드라이버 회로는 Magna/Hynix 0.18μm CMOS 공정을 사용하여, Cadence spectre 시뮬레이션과 칩 제작을 통해 동작원리와 성능을 확인하였다. 타임아웃 회로는 8개의 클럭이 지나갈 동안 TxD 신호가 입력되지 않을시 차단신호가 출력되는 것을 확인하였다. 칩 면적은 295㎛ x 17㎛, 처리속도는 1MHz, 3.3V의 공급전압에서 전력소비는 0.05mW이다. 드라이버 블록은 CAN 통신의 물리규격에 맞는 CANH, CANL 신호로 출력 되는 것을 확인하였다. 칩 면적은 350㎛ x 17㎛, 처리속도는 1MHz, 전력소비는 0.12mW이다.
설계한 타임아웃 회로는 D 플립플롭(flip-flop)을 이용한 3비트 2진 카운터와 5개의 논리게이트 구성되어 있다. 타임아웃 회로는 TxD 신호가 지속적인 “Low”출력으로 나오는 것을 감지하여 일정시간이 지나면 차단 신호를 드라이버 블록에 전달한다.
드라이버 블록은 4-input OR 게이트, NOT 게이트, 버퍼, 드라이브 출력단 트랜지스터(PMOS, NMOS)로 구성되어 있다. 드라이브 블록은 TxD, 전압모니터 블록, 타임아웃 회로에서 나온 신호를 차동 출력을 갖도록 출력단 트랜지스터를 구동한다.
설계한 타임아웃과 드라이버 회로는 Magna/Hynix 0.18μm CMOS 공정을 사용하여, Cadence spectre 시뮬레이션과 칩 제작을 통해 동작원리와 성능을 확인하였다. 타임아웃 회로는 8개의 클럭이 지나갈 동안 TxD 신호가 입력되지 않을시 차단신호가 출력되는 것을 확인하였다. 칩 면적은 295㎛ x 17㎛, 처리속도는 1MHz, 3.3V의 공급전압에서 전력소비는 0.05mW이다. 드라이버 블록은 CAN 통신의 물리규격에 맞는 CANH, CANL 신호로 출력 되는 것을 확인하였다. 칩 면적은 350㎛ x 17㎛, 처리속도는 1MHz, 전력소비는 0.12mW이다.
목차
제 1장 서 론 ·································································· 1제 1절 연구 배경 ··························································· 1제 2절 CAN 트랜시버 동작 원리 ········································ 3제 2장 타임아웃 회로 및 드라이버 블록 설계 ···························· 7제 1절 트랜시버 블록 설계 ················································ 7제 2절 타임아웃 회로 설계 ················································ 9제 3절 드라이버 블록 설계 ·············································· 18제 3장 시뮬레이션 및 칩 테스트 결과 ·································· 22제 1절 실험 환경 ·························································· 22제 2절 시뮬레이션 및 레이아웃 결과 ··································· 241. 시뮬레이션 결과 ······················································· 241.1. 타임아웃 회로 ······················································ 241.2. 드라이버 블록 ······················································ 262. 레이아웃 도면 ························································· 283. Post-simulation 결과 ·················································· 293.1. 타임아웃 회로 ······················································ 293.2. 드라이버 블록 ······················································ 31제 3절 칩 테스트 결과 ···················································· 331. 타임아웃 회로 칩 테스트 결과 ······································ 332. 드라이버 블록 칩 테스트 결과 ······································ 36제 4장 결론 및 향후 연구 방향 ·········································· 39참고 문헌 ········································································ 40ABSTRACT and Key-word ····················································· 42
최근 본 자료
댓글(0)
0