개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 발행연도
- 2015
- 저작권
- 서울대학교 논문은 저작권에 의해 보호받습니다.
이용수0
이 논문의 연구 히스토리 (3)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 연구에서는 플라스틱 기판위에서 투명 플렉시블 구동 소자를 구현 할 수 있도록 저온 소성 가능한 용액형 박막 트랜지스터 개발을 위하여 용액형 산화아연 반도체 전구체 및 도핑 방법과 패터닝, 그리고 산화 알루미나 절연체와 효율적인 계면 공정을 개발하였다.
우선 산화아연은 양친성 물질이며 다공성 구조로써 기존의 포토리소그래피에서의 공정 중 강 염기성 포토 레지스트 스트리퍼(photo resist stripper) 용매에 의하여 계면에서 침투된 용매에 의하여 성능 저하를 유발하게 된다. 따라서 저온 소성 가능한 아연 아민 착제를 활용하여 기존 포토리소그래피를 사용하지 않고 폴리머 뱅크(bank) 구조를 이용하여 선 구조 형성 후 산화 아연 아민 착제가 표면에서 암모니엄 카보네이트를 형성하는 것을 막고 깔끔한 패턴으로 형성하고자 메탄올과 톨루엔을 1:4 부피 비율로 합성한 binary solvent mixture를 통하여 lift-off 방식을 만들었다. 이를 통해 기존의 아연산화물 패턴 형성 시 사용되었던 강염기 및 산성의 용매를 사용하지 않고 유기 용매를 통한 균일한 용액형 패턴 형성 방법을 만들었다.
다음으로 저온형 공정을 위한 산화 아연 아민 착제 반응을 이용한 새로운 알칼리 금속 도핑된 용액형 ZnO 기반의 금속산화물 반도체 소재와 이러한 용액형 반도체의 성능을 극대화 할 수 있는 고 성능의 용액형 산화 알루미나 절연체를 개발하였다. 350 °C의 저온에서 형성된 산화 알루미나 절연체와 산화 아연 반도체를 통합 소자를 개발하여 46.9 cm2/Vs의 굉장히 높은 전계 효과 이동도를 구현하였다. 그리고 이러한 고성능은 각 온도와 습도 상황에서 측정하여 규명하였을 때 흡수된 물의 이온효과에 의하여 고 정전용량이 형성되었음을 규명하였다.
마지막으로 플렉시블 소자로의 활용이 유리한 유기 절연체와 고 이동도의 산화 아연 반도체가 접합될 때 발생하는 플랫 밴드 전압 변화를 유발하는 계면 트랩을 효과적으로 제어할 계면을 무기 자기 조립 박막 형성 방법을 통해 개발하였다. 균일하게 형성된 PDMS 코팅을 한 후 ultraviolet ozone(UVO) 광 변화를 통하여 모노 실리카 계면으로 개질된 계면 형성 방법을 개발하였다. 이는 유기물과 무기물의 접합시의 계면 트랩에서 야기되는 계면 쌍극자(interface dipole)에 의한 플랫 밴드 전압 변화를 효과적으로 제어하였다. 또한 이의 활용으로 계면 공정 형성 방법을 적용하여 패터닝 기술을 개발하였다. 부분적으로 습윤성을 변화시켜 친수성과 소수성 계면을 선택적으로 패터닝하여 수용성 산화 아연 전구체 용액을 드롭-캐스팅(drop-casting)과 함께 메탄올의 반응을 통하여 100 °C의 저온 용액 공정에서도 안정적 소자 구현이 가능한 패터닝 방법을 개발하였다.
결론으로, 본 연구에서는 새로운 용액형 산화 아연 반도체 및 산화 알루미나 절연체 전구체 제조와 도핑 방법, 그리고 이를 효과적으로 사용하기 위한 패터닝 방법을 개발하였다. 그리고 유무기를 통합한 트랜지스터를 개발하기 위해서 무기 계면 자기 조립 박막을 개발하고 이의 효과적인 계면 트랩 억제를 이루었다. 이 기술들은 저온 용액 소성 방법으로써 고해상도 디스플레이 및 투명, 플렉서블 디스플레이에서의 구동 소자로의 충분한 가능성을 보여주었다.
우선 산화아연은 양친성 물질이며 다공성 구조로써 기존의 포토리소그래피에서의 공정 중 강 염기성 포토 레지스트 스트리퍼(photo resist stripper) 용매에 의하여 계면에서 침투된 용매에 의하여 성능 저하를 유발하게 된다. 따라서 저온 소성 가능한 아연 아민 착제를 활용하여 기존 포토리소그래피를 사용하지 않고 폴리머 뱅크(bank) 구조를 이용하여 선 구조 형성 후 산화 아연 아민 착제가 표면에서 암모니엄 카보네이트를 형성하는 것을 막고 깔끔한 패턴으로 형성하고자 메탄올과 톨루엔을 1:4 부피 비율로 합성한 binary solvent mixture를 통하여 lift-off 방식을 만들었다. 이를 통해 기존의 아연산화물 패턴 형성 시 사용되었던 강염기 및 산성의 용매를 사용하지 않고 유기 용매를 통한 균일한 용액형 패턴 형성 방법을 만들었다.
다음으로 저온형 공정을 위한 산화 아연 아민 착제 반응을 이용한 새로운 알칼리 금속 도핑된 용액형 ZnO 기반의 금속산화물 반도체 소재와 이러한 용액형 반도체의 성능을 극대화 할 수 있는 고 성능의 용액형 산화 알루미나 절연체를 개발하였다. 350 °C의 저온에서 형성된 산화 알루미나 절연체와 산화 아연 반도체를 통합 소자를 개발하여 46.9 cm2/Vs의 굉장히 높은 전계 효과 이동도를 구현하였다. 그리고 이러한 고성능은 각 온도와 습도 상황에서 측정하여 규명하였을 때 흡수된 물의 이온효과에 의하여 고 정전용량이 형성되었음을 규명하였다.
마지막으로 플렉시블 소자로의 활용이 유리한 유기 절연체와 고 이동도의 산화 아연 반도체가 접합될 때 발생하는 플랫 밴드 전압 변화를 유발하는 계면 트랩을 효과적으로 제어할 계면을 무기 자기 조립 박막 형성 방법을 통해 개발하였다. 균일하게 형성된 PDMS 코팅을 한 후 ultraviolet ozone(UVO) 광 변화를 통하여 모노 실리카 계면으로 개질된 계면 형성 방법을 개발하였다. 이는 유기물과 무기물의 접합시의 계면 트랩에서 야기되는 계면 쌍극자(interface dipole)에 의한 플랫 밴드 전압 변화를 효과적으로 제어하였다. 또한 이의 활용으로 계면 공정 형성 방법을 적용하여 패터닝 기술을 개발하였다. 부분적으로 습윤성을 변화시켜 친수성과 소수성 계면을 선택적으로 패터닝하여 수용성 산화 아연 전구체 용액을 드롭-캐스팅(drop-casting)과 함께 메탄올의 반응을 통하여 100 °C의 저온 용액 공정에서도 안정적 소자 구현이 가능한 패터닝 방법을 개발하였다.
결론으로, 본 연구에서는 새로운 용액형 산화 아연 반도체 및 산화 알루미나 절연체 전구체 제조와 도핑 방법, 그리고 이를 효과적으로 사용하기 위한 패터닝 방법을 개발하였다. 그리고 유무기를 통합한 트랜지스터를 개발하기 위해서 무기 계면 자기 조립 박막을 개발하고 이의 효과적인 계면 트랩 억제를 이루었다. 이 기술들은 저온 용액 소성 방법으로써 고해상도 디스플레이 및 투명, 플렉서블 디스플레이에서의 구동 소자로의 충분한 가능성을 보여주었다.
목차
ContentsAbstract ········································ ⅠContents ········································ ⅣList of Tables and Figures ··············· ⅦAbbreviations ···································· ⅩⅨChapter 1. Introduction ························ 11.1 References······················································· 5Chapter 2. Literature Review and Theories··· 72.1 Thin Film Transistor(TFT):Definition and its theories·7 2.1.1 Structure of TFT··········································· 92.1.2 Operation of TFT·········································· 13 2.1.3 Parameters of TFT········································ 152.2 Trends and issues of TFT···································· 202.3 Oxide materials for TFT ····································· 222.3.1 Oxide semiconductor ······································ 222.3.2 Oxide gate insulator ······································ 252.4 Solution processed zinc oxide for TFT ···················· 282.5 Importance of interface engineering ························ 302.6 References ······················································ 32Chapter 3. Experimental Procedure··············343.1 Materials························································· 343.2 Patterning methods of ZnO semiconductors··············· 373.3 Interface Engineering ········································· 393.4 TFT Fabrication ····················································· 403.5 Characterization ··············································· 443.6 References ···················································· 46Chapter 4. Polymer Pre-Pattern and Binary Solvent Developing for ZnO-Based TFT········474.1 Introduction ······················································474.2 Patterning method for ZnO TFT ························494.3 Binary solvent mixture: toluene?methanol mixture···524.4 Bond breakage of PMMA : Pre-patterned substrates·564.5 Electrical characteristics ···································604.6 Flexible TTFT with polymer dielectric layer ··········674.7 References ·······················································72Chapter 5. Doping Mechanism and Integration for High Electrical Performance of Inorganic TFT ···············································755.1 Introduction ······················································755.2 Alkali metal doping for solution-processed ZnO·······785.3 Ionic amorphous dielectric layer for ZnO TFTs·······815.4 Electrical characteristics of integrated metal oxide TFT ································································875.5 Water adsorption effects of ionic amorphous dielectric layer··························································985.6 References·······················································107Chapter 6. Interface Engineering for Suppression of Flat-Band Voltage Shift in ZnO Semiconductor /Polymer Dielectric Thin Film Transistor········1106.1 Introduction ····················································1106.2 Fabrication method for a self-assembled inorganic layer (SAIL) ·····················································1126.3 The interface engineering effect with stable electrical performance by SAIL ·············································1176.4 Analytic model for suppression of flat band shift···1286.5 Flexible bending test of ZnO/SAIL/PVP TFTs ·····1346.6 References ······················································138Chapter 7. Patterning by Interface Engineering ·····················································1407.1 Introduction·······················································1407.2 Low-temperature process through ligand extraction by methanol······················································1427.3 Patterning: interface engineering using selective photoinduced transformation ·····························1447.4 Analysis of Na doped ZnO by X-ray photoelectron spectroscopy (XPS) ······································1547.5 Electrical characteristics ··································1617.6 References ·······················································169Chapter 8. Conclusion·························· 172Appendix········································· 176초록(국문) ······································· 186
최근 본 자료
댓글(0)
0