지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 송정근
- 발행연도
- 2015
- 저작권
- 동아대학교 논문은 저작권에 의해 보호받습니다.
이용수4
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
국문초록
유기박막트랜지스터의 광전도도 특성을 이용한 새로운 계면트랩 추출법
A New method for Extraction of Interface Trap Density using Photo-Conductance of Organic Thin Film Transistors
전자공학과 정 승 현
지 도 교 수 송 정 근
최근 무기물 전자소자에 비해 얇고, 가볍고, 휘어질 수 있는 유기 전자소자에 대한 관심이 증대되고 있다. 유기박막트랜지스터, 유기발광다이오드, 유기태양전지 등과 같은 유기 전자소자는 낮은 공정 온도로 인해 플라스틱 기판을 사용할 수 있다. 그리고 인쇄 공정이 가능하여 싸고 대 면적 전자 제품에 적용이 가능하다. 하지만, 낮은 성능 및 효율, 그리고 불안정성을 유발하는 계면 전하에 의한 영향으로 인해 유기 전자소자의 상용화가 지연되고 있다. 따라서 유기 전자소자의 상용화를 위해서는 계면 전하에 대한 연구가 필수적이다.
유기 전자소자의 계면트랩을 추출하는 방법에는 물리적인 방법과 전기적인 방법이 있다. 물리적인 방법으로 계면트랩은 Kelvin Probe Force Microscopy(KPFM), Electron Spin Resonance(ESR), Ultraviolet Photoelectron Spectroscopy(UPS) 등의 장비를 사용하여 정확한 값을 추출할 수 있으나, 이러한 장비는 매우 고가이다. 간단하게 계면트랩을 추출할 수 있는 전기적인 방법에는 deep-level transient spectroscopy(DLTS), space-charge limited current(SCLC), photo-excited charge collection spectroscopy(PECCS), 전도도의 온도 의존성을 이용하는 방법 등이 있다. 하지만, DLTS는 소자 내의 결함 에너지만 추출할 수 있고, SCLC는 벌크트랩만 측정할 수 있다. 또한, PECCS는 문턱 전압을 이용하여 계면트랩을 추출하는 방법이지만 문턱전압의 모호성 때문에 정확한 값을 도출하기 어렵다. 전도도의 온도 의존성을 이용한 방법은 얕은 에너지 대역에서만 계면트랩을 추출할 수 있다.
본 논문에서는 유기 전자소자의 광-전도도로부터 에너지 분포에 따른 계면트랩 밀도를 추출하는 새로운 방법을 소개하였다. 개발된 방법을 유기박막트랜지스터(Organic Thin Film transistors; OTFTs)에 적용하였다. 그리고 OTFTs의 유기 절연체와 유기 반도체 사이의 계면트랩 밀도를 추출하였다. 그리고 개발된 방법을 검증하기 위하여, 환경에 따른 계면 상태 밀도(Density of States; DOS)의 변화를 확인하였고, 이를 기존 문헌에서 보고된 값과 비교하여 검증하였다. 또한 OTFTs의 전 에너지 대역에 따른 계면트랩을 추출하기 위해 기존의 계면트랩 추출 방법인 전도도의 온도 의존성을 이용한 방법과 결합하였다.
다양한 유기 절연체와 유기 반도체에 따른 계면트랩 DOS를 추출하였다. 특히, TIPS-pentacene TFT 소자에서 TIPS 치환기와 관련된 DOS 피크를 발견하였다. 그리고 불소가 포함된 유기 절연체를 사용한 OTFT 소자의 계면 트랩 DOS를 추출하였고, 불소에 의한 계면 트랩 DOS 피크를 발견하였다. 그리고 이동도는 얕은 에너지 대역에서의 트랩 DOS에 영향을 받고, 문턱 전압 (혹은 턴-온 전압)은 깊은 에너지 대역에서의 트랩 DOS에 영향을 받는다는 것을 확인하였다.
유기박막트랜지스터의 광전도도 특성을 이용한 새로운 계면트랩 추출법
A New method for Extraction of Interface Trap Density using Photo-Conductance of Organic Thin Film Transistors
전자공학과 정 승 현
지 도 교 수 송 정 근
최근 무기물 전자소자에 비해 얇고, 가볍고, 휘어질 수 있는 유기 전자소자에 대한 관심이 증대되고 있다. 유기박막트랜지스터, 유기발광다이오드, 유기태양전지 등과 같은 유기 전자소자는 낮은 공정 온도로 인해 플라스틱 기판을 사용할 수 있다. 그리고 인쇄 공정이 가능하여 싸고 대 면적 전자 제품에 적용이 가능하다. 하지만, 낮은 성능 및 효율, 그리고 불안정성을 유발하는 계면 전하에 의한 영향으로 인해 유기 전자소자의 상용화가 지연되고 있다. 따라서 유기 전자소자의 상용화를 위해서는 계면 전하에 대한 연구가 필수적이다.
유기 전자소자의 계면트랩을 추출하는 방법에는 물리적인 방법과 전기적인 방법이 있다. 물리적인 방법으로 계면트랩은 Kelvin Probe Force Microscopy(KPFM), Electron Spin Resonance(ESR), Ultraviolet Photoelectron Spectroscopy(UPS) 등의 장비를 사용하여 정확한 값을 추출할 수 있으나, 이러한 장비는 매우 고가이다. 간단하게 계면트랩을 추출할 수 있는 전기적인 방법에는 deep-level transient spectroscopy(DLTS), space-charge limited current(SCLC), photo-excited charge collection spectroscopy(PECCS), 전도도의 온도 의존성을 이용하는 방법 등이 있다. 하지만, DLTS는 소자 내의 결함 에너지만 추출할 수 있고, SCLC는 벌크트랩만 측정할 수 있다. 또한, PECCS는 문턱 전압을 이용하여 계면트랩을 추출하는 방법이지만 문턱전압의 모호성 때문에 정확한 값을 도출하기 어렵다. 전도도의 온도 의존성을 이용한 방법은 얕은 에너지 대역에서만 계면트랩을 추출할 수 있다.
본 논문에서는 유기 전자소자의 광-전도도로부터 에너지 분포에 따른 계면트랩 밀도를 추출하는 새로운 방법을 소개하였다. 개발된 방법을 유기박막트랜지스터(Organic Thin Film transistors; OTFTs)에 적용하였다. 그리고 OTFTs의 유기 절연체와 유기 반도체 사이의 계면트랩 밀도를 추출하였다. 그리고 개발된 방법을 검증하기 위하여, 환경에 따른 계면 상태 밀도(Density of States; DOS)의 변화를 확인하였고, 이를 기존 문헌에서 보고된 값과 비교하여 검증하였다. 또한 OTFTs의 전 에너지 대역에 따른 계면트랩을 추출하기 위해 기존의 계면트랩 추출 방법인 전도도의 온도 의존성을 이용한 방법과 결합하였다.
다양한 유기 절연체와 유기 반도체에 따른 계면트랩 DOS를 추출하였다. 특히, TIPS-pentacene TFT 소자에서 TIPS 치환기와 관련된 DOS 피크를 발견하였다. 그리고 불소가 포함된 유기 절연체를 사용한 OTFT 소자의 계면 트랩 DOS를 추출하였고, 불소에 의한 계면 트랩 DOS 피크를 발견하였다. 그리고 이동도는 얕은 에너지 대역에서의 트랩 DOS에 영향을 받고, 문턱 전압 (혹은 턴-온 전압)은 깊은 에너지 대역에서의 트랩 DOS에 영향을 받는다는 것을 확인하였다.
목차
I. 서 론 11. 유기 전자소자의 응용성 12. 유기 전자소자의 시장 규모 및 기술 동향 23. 유기 전자소자에서의 계면 4가. OLED에서의 계면에 대한 영향 5나. OPV에서의 계면에 대한 영향 6다. OTFTs에서의 계면에 대한 영향 7Ⅱ. 계면트랩 이론 101. 실리콘 기반 MOS 소자에서의 계면트랩 102. 실리콘 기반 MOS 소자에서의 계면트랩 분석 방법 143. 유기물 소자에서의 계면트랩 144. 유기물 소자에서의 계면트랩 분석 방법 16가. 전도도의 온도 의존성을 이용한 계면트랩 밀도 추출 18나. 광-전도도를 이용한 계면 트랩밀도 추출 24Ⅲ. 유기박막트랜지스터 311. 유기박막트랜지스터의 발전 동향 312. 유기박막트랜지스터의 구조 및 이론 35가. 유기박막트랜지스터의 구조 35나. 유기박막트랜지스터의 동작 원리 37다. 유기박막트랜지스터의 성능 파라메터 403. 유기 반도체의 결정 성장 메커니즘 45가. Pentacene 결정 성장 메커니즘 45나. TIPS-pentacene 결정 성장 메커니즘 46Ⅳ. 실험 장비 491. 유기·금속 박막 진공 증착 장비 492. 잉크젯 프린터 503. 측정 시스템 53Ⅴ. 소자 제작 561. 기판 세척 602. 게이트 전극 형성 613. 게이트 절연체 층 형성 63가. PVP 게이트 절연체 층 형성 63나. 광-형상화 가능한 PI 게이트 절연체 층 형성 654. 소스/드레인 전극 형성 675. 유기 반도체 층 형성 68가. Pentacene 68나. TIPS-pentacene 69Ⅵ. 유기박막트랜지스터의 게면트랩 추출 701. 환경에 따른 계면트랩 변화 702. 유기 반도체에 따른 계면트랩 변화 973. 유기 절연체에 따른 계면트랩 변화 120Ⅶ. 결 론 131참고문헌 134Abstract 147
최근 본 자료
댓글(0)
0