지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 나완수
- 발행연도
- 2015
- 저작권
- 성균관대학교 논문은 저작권에 의해 보호받습니다.
이용수1
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
전자 산업에서의 소형화와 디지털화에 따라 적층 세라믹 커패시터 (Multi-Layer Ceramic Capacitor) 또한 DC Blocking, 디커플링, 필터링 등의 기능이 이에 부응하여 그 수요가 꾸준히 증가해왔다. 이에 따라 MLCC의 등가회로를 모델링하는 기법이 많이 연구되었는데, 지금까지의 연구를 살펴보면 대부분이 소자의 주파수 특성을 측정한 후 그 결과를 바탕으로 소자를 모델링하므로 제작 과정과 측정 과정에서 물질적, 시간적 손실을 수반한다. 이를 해결하기 위한 방법으로 본 논문에서는 구조 정보와 물질 정보로부터 설계단계에서 MLCC의 임피던스 특성을 예측할 수 있는 모델링 방법을 제시한다. 미분 방정식으로 표현되는 결합 전송선로 방정식으로부터 임의의 N개 층을 가지는 다층 평판 커패시터 (N-Layer Capacitor)의 임피던스를 구조 정보와 물질 정보의 수식으로 표현할 수 있음을 보였다. 이렇게 정의된 임피던스 수식으로부터 47nF의 용량을 가지는 MLCC의 임피던스를 예측하였으며 EM 시뮬레이션 결과, 그리고 측정된 S-parameter로부터 구해진 임피던스를 함께 비교하였다. 그 결과, 제시한 임피던스 예측 모델링 결과와 측정 결과가 잘 일치하였고 EM 시뮬레이션보다 훨씬 빠르게 예측 결과를 얻을 수 있음을 보였다.
목차
Ⅰ.서론 2Ⅱ.단위 평판 커패시터 (Single Layer Capacitor) 42.1 단위 평판 커패시터의 구조 42.2 직사각형 선로의 회로 정수 모델링 52.3 단위 평판 커패시터의 모델링 13Ⅲ.다층 평판 커패시터 (Multi-Layer Capacitor) 193.1 홀수 개의 층을 가지는 다층 평판 커패시터의 모델링 193.2 짝수 개의 층을 가지는 다층 평판 커패시터의 모델링 25Ⅳ.측정 및 EM 시뮬레이션 결과 304.1 Polishing 304.2 S-Parameter 334.3 EM 시뮬레이션 364.4 결과 비교 38Ⅴ.결론 40참고문헌 41Abstract 42
최근 본 자료
댓글(0)
0