지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 권혁인
- 발행연도
- 2015
- 저작권
- 중앙대학교 논문은 저작권에 의해 보호받습니다.
이용수5
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 연구에서는 gate와 drain bias stress하에서의 a-IGZO thin-film transistors (TFTs)의 비대칭 열화 메커니즘 분석을 전기적인 결함 특성을 바탕으로 진행하였다. Bias stress 인가 시간이 증가함에 따라 소자의 transfer curve는 negative direction으로 이동하였고 stress 인가 후의 transfer curve에서 hump의 형성이 관찰되었다. Bias stress 인가 후에 gate와 drain간의 capacitance (CGD-VG)와 gate와 source간의 capacitance (CGD-VS)양쪽에서 frequency dispersion이 증가한 것으로 보아 이는 stress 인가 후에 subgap states가 생성되었음을 의미하고 TFT의 drain side뿐만 아니라 source side에서도 subgap states가 생성되었음을 의미한다. 또한 더 큰 width를 갖는 소자에서 stress 인가 후에 CGD-VG의 frequency dispersion이 더 크게 관찰된 것으로 보아 a-IGZO TFT에 gate와 drain에 동시에 bias stress가 인가될 경우 channel layer에서 발생하는 열이 subgap states의 발생에 중요한 원인임을 증명하였다. 전기적인 결함 특성에 대한 분석을 바탕으로 gate와 drain bias stress하에서의 a-IGZO TFT의 열화 현상은 drain side의 impact ionization이 주된 원인이 아닌, conduction band edge 근처에 존재하는 oxygen vacancy-related donor-like trap의 발생이 주된 원인으로 판단된다.
목차
I. Introduction 11.1 Motivation 11.2 Thesis Organization 31.3 Measurement Setups 4II. Asymmetric trap generation in a-IGZO TFTs under simultaneous gate and drain bias stresses 52.1 Device Fabrication Process 52.2 Device Degradation Phenomenon 72.3 The Effect of Heat and Electric Field 162.4 Device Degradation Mechanism and Simulation Results 23III. Conclusion 30Publication in Journals and Conferences 32References 34국문초록 38
최근 본 자료
댓글(0)
0