지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 위재경
- 발행연도
- 2015
- 저작권
- 숭실대학교 논문은 저작권에 의해 보호받습니다.
이용수6
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문에서는 3D 해석과 Lumped 모델을 혼용하는 적용 가능한 EMC(Electro-Magnetic Compatibility) 모델링 및 시뮬레이션 방법을 제안한다. 이 모델링 방법에서 측정 환경 및 DUT(Device Under Test)는 세분화되고 각 요소들의 특성은 개별적으로 고려되며, 블록 모델로 통합된다. 제안하는 모델링 방법은 복잡한 수식이 필요 없어 모델링이 간단하다. 또한 시뮬레이션 시간을 단축시킬 수 있으며, 모델의 재사용이 가능하다.
제안된 모델링 방법을 검증하기 위해 IEC 62132-4 DPI(Direct Power Injection) 시험 용 PLL(Phase Locked Loop) 보드를 사용하였다. 또한 다양한 값의 커패시터들과 LDO(Low_Drop Out regulator) 사용 유무 조건을 적용하여 PCB(Printed Circuit Board) 상에 다양한 PDN(Power Domain Network)을 구현하고, 100kHz~1GHz 범위 내에서 각 PDN 별로 PLL의 전자기 내성을 측정하였다. 측정 결과에 의하면 80MHz 280MHz, 730MHz 근처에서 내성이 취약하였는데, 시뮬레이션과 내성 경향이 거의 일치하였다.
IC의 전자기 요구사항과 IC 및 보드로 구성된 모듈의 전자기 요구사항 간 불일치를 평가하기 위해, PDN 들에 따른 노이즈 전달 특성을 분석하는 것은 강건한 EM 특성을 갖도록 설계하는데 중요한 정보를 줄 수 있다.
제안된 모델링 방법을 검증하기 위해 IEC 62132-4 DPI(Direct Power Injection) 시험 용 PLL(Phase Locked Loop) 보드를 사용하였다. 또한 다양한 값의 커패시터들과 LDO(Low_Drop Out regulator) 사용 유무 조건을 적용하여 PCB(Printed Circuit Board) 상에 다양한 PDN(Power Domain Network)을 구현하고, 100kHz~1GHz 범위 내에서 각 PDN 별로 PLL의 전자기 내성을 측정하였다. 측정 결과에 의하면 80MHz 280MHz, 730MHz 근처에서 내성이 취약하였는데, 시뮬레이션과 내성 경향이 거의 일치하였다.
IC의 전자기 요구사항과 IC 및 보드로 구성된 모듈의 전자기 요구사항 간 불일치를 평가하기 위해, PDN 들에 따른 노이즈 전달 특성을 분석하는 것은 강건한 EM 특성을 갖도록 설계하는데 중요한 정보를 줄 수 있다.
목차
목 차국문초록 v영문초록 vii제 1 장 서론 11.1 연구 배경 11.2 연구 목적 3제 2 장 제안된 적용 가능한 EMC 모델링 이론 52.1 3D/2.5D field 시뮬레이션, Circuit Simulation 방법의 개념 및 적용상의 한계 52.2 적용 가능한 EMC 모델링 방법 102.3 모델링 방법 적용 이론 12제 3 장 적용 가능한 EMC 모델링 및 시뮬레이션 방법을 사용한 PLL 보드 내성 예측 및 평가 233.1 PLL 보드 및 측정 환경 모델 233.2 적용 가능한 EMC 모델링 방법 적용 및 검증 253.3 모델링 및 시뮬레이션 27제 4 장 PDN 구조에 따른 다양한 보드 상에서의 PLL 내성 시뮬레이션 및 측정결과 비교 344.1 적용 PLL 보드 및 시험 환경 344.2 측정 환경 분석 384.3 시뮬레이션 및 측정 결과 비교 44제 5 장 결론 52참고문헌 54
최근 본 자료
댓글(0)
0