메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학위논문
저자정보

이해승 (한양대학교, 한양대학교 대학원)

지도교수
최병덕
발행연도
2015
저작권
한양대학교 논문은 저작권에 의해 보호받습니다.

이용수1

표지
AI에게 요청하기
추천
검색

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
최근의 디스플레이 시장에서는 Ultra High Definition 및 3D TV를 비롯한 대면적 고해상도 디스플레이의 수요가 꾸준히 증가하고 있다. 이러한 대면적, 고화질 디스플레이에 대한 요구는 더 높은 해상도와 자연스러운 색의 디스플레이에 대한 연구개발의 필요성을 증가시켜왔다. 특히 10억 가지 색상에 달하는 자연의 색을 구현하는데 있어, 데이터 구동 시스템이 보다 더 세밀하고 정확한 전압 또는 전류를 생성하는 것은 필수적이다. 그러나 채널 버퍼 연산증폭기의 오프셋 전압으로 인해 세밀하고 정확한 전압 또는 전류를 생성하는 것은 매우 어렵다. 채널 출력 버퍼 연산증폭기의 랜덤 오프셋 전압은 출력 채널들 간의 편차를 발생시켜 디스플레이의 균일도를 저하시키며, 이는 심각한 화질 저하의 요소가 된다. 이 버퍼 연산증폭기의 랜덤 오프셋 전압을 감소시키기 위한 방법으로 오토 제로잉(autozeroing) 기법과 오프셋 평균화(offset averaging) 기법이 주로 사용되고 있다. 그러나 오토 제로잉 기법은 추가적인 커패시터와 제어 신호를 필요로 하고, 이는 면적을 증가시키고 추가적인 커패시터 제조 공정 비용을 유발한다. 오프셋 평균화 기법은 추가적인 스위치 트랜지스터들과 제어 신호를 필요로 한다. 또한 수 프레임에 걸쳐 오프셋 전압을 평균화하기 때문에 플리커 노이즈를 발생시킬 수 있다는 문제점을 안고 있다.
본 논문에서는 아날로그-디지털 변환기(ADC)를 이용하여 디스플레이 데이터 드라이버의 출력 버퍼 연산증폭기의 오프셋 전압을 센싱하여 외부 디지털 보상하는 방법을 통해 높은 균일도를 달성할 수 있는 데이터 구동회로를 제안한다. 제안하는 데이터 구동회로는 ADC로 구성된 오프셋 센싱 로직을 이용하여 각 버퍼 연산증폭기의 오프셋 전압을 측정하여 데이터 구동회로 외부에 별도로 마련된 EEPROM에 저장한다. 오프셋 보정 로직은 원래의 RGB 영상 데이터를 입력 받아 저장된 오프셋 데이터와의 연산을 통해 보정된 RGB 영상 데이터를 구동회로로 전달하고, 데이터 구동회로는 보정된 RGB 영상 데이터에 의해 원래의 RGB 영상 데이터에 해당하는 전압에 가까운 전압을 패널에 공급한다. 이 동작을 통해 제안하는 데이터 구동회로는 높은 균일도를 달성할 수 있다.
제안하는 구동회로는 90 nm CMOS 공정을 이용하여 설계하였으며, HSPICE와 LABVIEW 프로그램을 통해 시뮬레이션을 진행하였다. 시뮬레이션 결과, 제안하는 출력 버퍼의 오프셋 전압 보상방법을 통해, 보상 전 20 mV 수준이었던 채널 버퍼의 오프셋 전압을 3.5 mV이내로 감소 시켰다. 이는 DAC의 ±0.5 LSB(Least Significant Bit) 이내의 전압을 의미한다.

목차

목 차 I
국 문 요 지 III
ABSTRACT V
그 림 목 차 VII
표 목 차 XI
제 1 장 서 론 1
1.1 연구의 필요성 1
1.2 논문의 구성 3
제 2 장 데이터 구동 회로 개요 4
2.1 데이터 구동 회로의 구조와 동작 4
2.2 버퍼 연산증폭기 7
2.3 연산증폭기의 오프셋 에러 12
2.4 기존의 랜덤 오프셋 전압 제거 기법 14
2.4.1 오토 제로잉(Auto zeroing) 기법 14
2.4.2 오프셋 평균화(offset averaging) 기법 15
2.5 디스플레이 드라이버용 연산증폭기 19
제 3 장 제안하는 고균일도 데이터 드라이버 설계 26
3.1 제안하는 랜덤 오프셋 전압 보상 기법 26
3.2 제안하는 데이터 드라이버의 구성 요소 30
3.2.1 채널 버퍼 30
3.2.2 디지털-아날로그 변환기 (DAC) 48
3.2.3 아날로그-디지털 변환기 (ADC) 50
3.3 채널 버퍼의 오프셋 전압 보상 로직 59
3.3.1 제안하는 오프셋 전압 보상 기법 59
제 4 장 시뮬레이션 결과 64
4.1 시뮬레이션 조건 및 구성 64
4.2 시뮬레이션 결과 65
4.2.1 최종 오프셋 보상 시뮬레이션 결과 65
4.2.2 채널 버퍼 시뮬레이션 결과 68
4.2.3 반전 구동 시뮬레이션 결과 71
4.2.4 ADC 시뮬레이션 결과 79
4.2.5 Layout 83
제 5 장 결 론 84
참 고 문 헌 86

최근 본 자료

전체보기

댓글(0)

0