메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색

논문 기본 정보

자료유형
학위논문
저자정보

최선준 (한양대학교, 한양대학교 대학원)

지도교수
이승백
발행연도
2014
저작권
한양대학교 논문은 저작권에 의해 보호받습니다.

이용수14

표지
AI에게 요청하기
추천
검색

이 논문의 연구 히스토리 (2)

2014

Vertical channel NAND flash memory 구조의 simulation modeling 최적화 및 성능 향상을 위한 개선 구조의 특성 분석에 관한 연구
최선준 전자컴퓨터통신공 2014.01 학위논문

2012

Vertical channel SONOS NAND flash에서 다양한 grain boundary에 의한 memory 특성 변화 연구
최선준 ,  이정수 ,  이승백 대한전자공학회 학술대회 2012.06 학술대회자료

초록· 키워드

오류제보하기
최근 연구되고 있는 3-D memory는 기존 2-D 구조의 scale down 따른 전기적, 공정적, 신뢰성적인 한계를 3-D 구조를 도입하는 것으로서 scale down 없이 집적도 향상이 가능한 우수한 구조로 각광받고 있다. 이중 BICS(Bit-Cost Scalable), P-BICS(Pipe-shaped Bit Cost Scalable), TCAT(Terabit Cell Array Transistor) 구조의 경우 vertical channel 구조를 사용하는 것으로서 lithography step을 대폭적으로 감소시켜서 집적도 향상을 보여주었다.

이러한3-D NAND flash memory 구조는 기존 2-D 구조의 한계를 극복할 새로운 구조로 각광받고 있다. 하지만 연구가 계속 진행되면서 3-D 구조 또한 다수의 문제점을 가지고 있는 것이 밝혀지고 있다.

먼저 제기된 문제점은 역시 nano scale로 소자를 제조할 경우에 2-D와 동일한 문제가 발생하는 점이라고 할 수 있다. 하지만 이 문제들이 3-D에서 더 심각한 것은 2-D에서는 쉽게 공정적 접근을 통해서 해결이 가능한 문제들도 3-D 에서는 그 구조상 사용하기 어렵게 된다는 점이다.

다음으로 제기된 문제점은 channel material인 polysilicon 이라고 할 수 있다. 종래 flash memory 소자들은 모두 거의 결점이 존재하지 않는 crystal silicon 의 이차원 평면상에 제작 되었다. 하지만 3차원 집적 가능한 NAND 플래시 메모리는 증착공정이 가능한 polysilicon 을 채널 물질로 이용한다. polysilicon은 박막내의 수많은 결점으로 인하여 crystal silicon 에 비해 특성이 불안정하며 또한 균일하고 우수한 oxide layer를 만들어 내는데 어려움이 존재한다. 이러한 문제들에 대해서 현재로서는 3-D 구조상 공정적 접근이 어렵기 때문에 필연적으로 소자 구조에서 이러한 문제점을 해결할 추가적인 장치가 필요하게 된다.

이러한 문제점들을 해결하기 위해서 본 논문에서는 SSCG(Sub-Side-Control-Gate) 와 분리되어 있는 charge nitride layer 를 구조상 특징으로 하는 DSCG(Double-Side-Control-Gate) 구조를 제안하였다. 이 제안된 구조는 Synopsys 사의 sentaurus TCAD simulation tool 에 의해서 simulation 되고 평가되었다. 그리고 그 결과 본 논문에서는 SSCG의 동작에 의한 memory performance 개선 효과와 더불어 분리된 charge nitride layer 에 의한 interference effect 감소 효과를 확인하였다.

DSCG의 우수성을 확인하기 위해서 먼저 ideal state 에서의 memory performance 를 BiCS structure와 비교하였다. 이를 위해서 simulation structure를 이후 발전된 process technology 에 의한 short channel device(under 10 nm)까지 고려하기 위해서 이를 위한 production process 에서 일반적인 vertical channel structure와 DSCG에서 각각 고려되어야 할 사항을 확인하였고. 이어서 이를 바탕으로 design 된 structure를 통해서 BiCS 와 ideal state 에서의 memory performance 를 비교하였다.

다음으로는 Simulation results and discussions of memory performance 에서 입증한 memory performance 에 이어서 3 bit multi cell 에서의 cell to cell interference 의 정도와 이를 DSCG를 적용할 경우 그 개선 정도를 정량적으로 분석하였다. 분석에는 각각 SONOS, MONOS structure별로 그 특성을 비교하고 나아가서 DSCG의 적용에 따른 effect를 BiCS가 만족하기 위해서는 감수해야 할 CTCD, pass voltage 등을 산출해서 이것을 바탕으로 DSCG를 적용했을 경우 얻을 수 있는 이득을 산출하였다. 마지막으로 이를 통해서 최종적으로 DSCG structure 가 가지는 advantage를 정량적으로 입증하였다.
#전자공학

목차

Abstract?????????????????????????????????????????????????????????????????????????????ⅰ
Contents ??????????????????????????????????????????????????????????????????????????? ⅵ
List of Figures ???????????????????????????????????????????????????????????????????? ⅹ
List of Tables ??????????????????????????????????????????????????????????????????? ⅹⅵ
1. Introduction ???????????????????????????????????????????????????? 1
1.1 Overview : trends in 3-D NAND flash memory ????????????????????? 1
1.1.1 Basics in 3-D NAND flash memory ????????????????????????????????????????????? 1
1.1.2 Various problems in 3-D NAND flash memory ?????????????????????????????? 3
1.2 Simulation process ???????????????????????????????????????????????????????? 4
1.2.1 Advantages in a simulation process ???????????????????????????????????????????? 4
1.2.2 Necessity of selecting a simulation process in a 3-D structure ????????? 5
1.3 Focus and organization ??????????????????????????????????????????????????? 5
References ??????????????????????????????????????????????????????????????????????? 8
2. Theoretical background ??????????????????????????????????? 10
2.1 Flash memory ????????????????????????????????????????????????????????????? 10
2.1.1 Basics in flash memory ??????????????????????????????????????????????????????? 10
2.1.2 NAND flash memory ????????????????????????????????????????????????????????????? 11
2.1.3 Charge trapping structure ?????????????????????????????????????????????????????? 13
2.2 3-D NAND flash memory structures ????????????????????????????????? 14
2.2.1 Three dimensionally stacked NAND flash memory technology ???????????????? 14
2.2.2 BiCS ?????????????????????????????????????????????????????????????????????????????????? 15
2.2.3 TCAT ???????????????????????????????????????????????????????????????????????????????? 22
2.2.4 VG-NAND ????????????????????????????????????????????????????????????????????????? 25
2.3 Major problems of the 3-D NAND flash ????????????????????????????? 31
2.3.1 Problems in the CT and floating gate memory in 3-D ???????????????????? 31
2.3.2 High resistance in the polysilicon channel ??????????????????????????????????? 33
References ?????????????????????????????????????????????????????????????????????? 35
3. Physical models and parameters ????????????????????????? 40
3.1 Overview of a device simulation ???????????????????????????? 40
3.2 Physical models for the basic SONOS flash memory ????????????? 42
3.2.1 MOSFET model ?????????????????????????????????????????????????????????????????? 42
3.2.2 Tunneling model ?????????????????????????????????????????????????????????????????? 43
3.2.3 Charge nitride model ???????????????????????????????????????????????????????????? 43
3.3 Physical models for polysilicon channels and interface trap ???? 45
3.3.1 Overview of polysilicon traps ????????????????????????????????????????????? 45
3.3.2 Trap effects in a polysilicon device ???????????????????????????????????????????? 47
3.3.3 Trap distribution in a polysilicon region ???????????????????????????????????? 49
3.3.4 Traps in an interface region ??????????????????????????????????????????????????? 51
3.3.5 Degradation Model ??????????????????????????????????????????????????????????????? 51
3.3.6 Comparison of actual measurement results ????????????????????????????????? 53
References ?????????????????????????????????????????????????????????????????????? 59
4. A proposal of Double Side Control Gate(DSCG) ????? 63
4.1 Overview of the BiCS structure ?????????????????????????????????????? 63
4.1.1 Structure description ???????????????????????????????????????????????????????????? 63
4.1.2 GIDL erase ????????????????????????????????????????????????????????????????????????? 64
4.2 Overview of P-BiCS structure ???????????????????????????????????????? 66
4.2.1 Structure description ???????????????????????????????????????????????????????????? 66
4.2.2 Limitations of the P-BiCS ?????????????????????????????????????????????????????? 67
4.3 Overview of the DSCG structure ????????????????????????????????????? 69
4.3.1 Structure description ???????????????????????????????????????????????????????????? 69
4.3.2 Advantages of the DSCG structure ??????????????????????????????????????????? 73
4.4 Conclusion ????????????????????????????????????????????????????????????????????????????? 74
References ???????????????????????????????????????????????????????????????????? 76
5. Comparison of memory Performance ?????????????????? 77
5.1 Points to be considered during the production process ?????????? 77
5.1.1 Necessity of channel doping in a short channel structure ???????????????? 77
5.1.2 Optimization of DSCG structure in a short channel structure ????????? 81
5.2 Comparison between Single cells ????????????????????????????????????? 84
5.2.1 Simulation structures and operation sequence ????????????????????????????? 84
5.2.2 Simulation result in the SONOS device ?????????????????????????????????????? 86
5.2.3 Simulation result in the MONOS device ????????????????????????????????????? 89
5.3 Conclusion ????????????????????????????????????????????????????????????????? 92
References ???????????????????????????????????????????????????????????????? 94
6. Comparison of interference effect ??????????????????????? 95
6.1 Comparison in a long channel structure ???????????????????????????? 95
6.1.1 Simulation structure and operation sequence ?????????????????????????????? 95
6.1.2 Simulation results and discussions in a SONOS device ??????????????????? 98
6.1.3 Simulation results and discussions in a MONOS device ???????????????? 102
6.2 Comparison in a short channel structure ?????????????????????????? 106
6.2.1 Simulation structure and operation sequence ????????????????????????????? 106
6.2.2 Simulation results and discussions in a short channel device ?????????? 109
6.3 Improve of bit-cost density by the DSCG ?????????????????????????? 113
6.3.1 Simulation structure and operation sequence ????????????????????????????? 113
6.3.2 Simulation results and discussions of the CTCD ????????????????????????? 115
6.4 Conclusion ?????????????????????????????????????????????????????????? 122
References ???????????????????????????????????????????????????????????????????? 123
7. Conclusion ????????????????????????????????????????????? 124
7.1 Summary of results ???????????????????????????????????????????????????? 124
7.2 Further study ???????????????????????????????????????????????????????? 125
References ?????????????????????????????????????????????????????????????????? 128
Declaration of Ethical Conduct in Research ??????????????????????????????? 130

최근 본 자료

전체보기

댓글(0)

0