지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 조경록
- 발행연도
- 2014
- 저작권
- 충북대학교 논문은 저작권에 의해 보호받습니다.
이용수0
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
Redundant number system은 컴퓨터의 덧셈 연산에서 carry 전달로 인한 속도를 개선하기 위해 개발되었다. 기존의 redundant binary adder는 다루는 bit 수의 증가로 추가적인 하드웨어를 가지기 때문에 큰 면적을 차지하는 단점이 있다. 본 논문의 목적은 redundant binary adder의 면적과 지연시간을 개선하는 것이다. 이를 위해 redundant binary adder 구현에 기존 CMOS 회로에 비해 적은 면적으로 구현이 가능한 멤리스터-CMOS 기반의 회로를 사용한다. 또한 멤리스터-CMOS 회로를 사용하여 adder 셀 내에서 신호의 전달 구간을 줄였다. 그 결과 멤리스터-CMOS 기반의 redundant binary adder는 기존 redundant binary adder에 비해 단위 셀 면적이 45% 감소하였고, 지연시간이 24% 감소하였다. 제안하는 멤리스터-CMOS 기반의 redundant binary adder의 구현으로 redundant binary adder의 용량을 확대 시킬 수 있을 것으로 기대된다. 따라서 대용량 회로일수록 더 큰 이득을 얻을 수 있는 redundant binary adder 장점이 더욱 부각될 것이다.
목차
Ⅰ. 서 론 1Ⅱ. Redundant Arithmetic 42.1 Redundant Number System 42.2 Redundant Signed Digit Number System 52.3 RBSD Adder 8Ⅲ. 멤리스터 143.1 멤리스터의 특성 143.2 멤리스터의 모델 173.3 멤리스터-CMOS 논리회로 20Ⅳ. 멤리스터-CMOS 기반의 Redundant Binary Adder 294.1 RBSD adder의 구조와 동작 294.2 멤리스터-CMOS 기반의 RBSD adder의 구조와 동작 334.3 시뮬레이션 결과 및 비교 분석 37Ⅴ. 결 론 43참고문헌 45
최근 본 자료
댓글(0)
0