지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 윤광섭
- 발행연도
- 2014
- 저작권
- 인하대학교 논문은 저작권에 의해 보호받습니다.
이용수0
이 논문의 연구 히스토리 (3)
2014
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
최근 스마트 폰에는 통신용뿐 만이 아니라 영상, 음향 등 다양한 멀티미디어 기능으로 확장되었다. 그래서 배터리의 정해진 전원용량을 효율적으로 사용하고, 오래 사용하기 위해 전력관리의 중요성이 강조되고 있다. 또한 배터리의 전원은 정해져 있지만 다양한 멀티미디어 기능을 동작시키기 위한 요구 전원은 각각 다르다. 배터리의 전원을 다른 멀티미디어의 요구 전원으로 바꾸기 위해서는 전력관리회로를 이용해야한다. 본 논문에서는 전력관리회로 중에 빠른 응답 속도와 적은 전력 소모를 가지는 히스테리틱 벅 변환기를 설계 하였다. 히스테리틱 벅 변환기는 출력 전압을 비교기로 입력 받아 스위치를 키고 끔에 따라 전압을 충전하여 원하는 전압에 도달하는 피드백 구조를 가지고 있다. 두 비교 전압의 크기에 따라 출력 전압 리플의 크기가 조절이 된다.
본 논문에서는 이러한 단점을 개선하기 위해 온도에 따라 출력 리플 전압을 개선시킬 수 있는 서미스터를 이용한 히스테리틱 벅 변환기를 제안한다. 일반적으로 히스테리틱 벅 변환기의 두 비교 전압은 PVT(Process, Voltage, Temperature) 변화를 고려하여 여유를 가지고 결정하기 때문에 출력 리플 전압이 비교적 크게 형성이 된다. 회로가 민감 할 수 있는 높은 온도에서는 두 비교 전압을 비교적 크게 결정그러나, 회로가 안정적으로 동작 할 수 있는 온도에서는 두 비교 전압을 작게 결정하여, 출력 리플 전압을 최소화 시킨다.
설계된 회로는 3.3V 입력전압을 받아 1.8V의 출력 전압을 발생 시킨다. 이 칩은 0.35um BCDMOS 공정을 이용해 제작 되었고 칩의 크기는 2.35x2.35mm이다. 출력리플전압은 새로운 기준 전압과 기존의 기준 전압의 차이만큼 감소되기 때문에, 본 논문에 포함된 모의실험결과는 출력 리플 전압을 온도환경에 따라 30mV이상 감소시켰으며, 로드 레귤레이션은 0.011mV/mA 이다. 제안하는 회로는 빠른 응답과 저 전력이 요구되는 디지털 회로를 구동하는 전원 관리 회로로서 활용되기 적합하다.
본 논문에서는 이러한 단점을 개선하기 위해 온도에 따라 출력 리플 전압을 개선시킬 수 있는 서미스터를 이용한 히스테리틱 벅 변환기를 제안한다. 일반적으로 히스테리틱 벅 변환기의 두 비교 전압은 PVT(Process, Voltage, Temperature) 변화를 고려하여 여유를 가지고 결정하기 때문에 출력 리플 전압이 비교적 크게 형성이 된다. 회로가 민감 할 수 있는 높은 온도에서는 두 비교 전압을 비교적 크게 결정그러나, 회로가 안정적으로 동작 할 수 있는 온도에서는 두 비교 전압을 작게 결정하여, 출력 리플 전압을 최소화 시킨다.
설계된 회로는 3.3V 입력전압을 받아 1.8V의 출력 전압을 발생 시킨다. 이 칩은 0.35um BCDMOS 공정을 이용해 제작 되었고 칩의 크기는 2.35x2.35mm이다. 출력리플전압은 새로운 기준 전압과 기존의 기준 전압의 차이만큼 감소되기 때문에, 본 논문에 포함된 모의실험결과는 출력 리플 전압을 온도환경에 따라 30mV이상 감소시켰으며, 로드 레귤레이션은 0.011mV/mA 이다. 제안하는 회로는 빠른 응답과 저 전력이 요구되는 디지털 회로를 구동하는 전원 관리 회로로서 활용되기 적합하다.
목차
제 1 장 서 론 1제 2 장 DC-DC 벅 변환기의 개요 32.1 DC-DC 벅 변환기 32.2 DC-DC 벅 변환기의 소신호 해석 52.3 DC-DC 벅 변환기의 SMPS 72.4 전력 손실의 유형과 줄이기 위한 방안 92.4.1 서미스터를 이용한 히스테리틱 벅 변환기의 구성블록 92.4.2 서미스터를 이용한 히스테리틱 벅 변환기의 구성블록 92.5 히스테리틱 벅 변환기 구조 11제 3 장 히스테리틱 벅 변환기의 설계 123.1 제안하는 서미스터를 이용한 히스테리틱 번 변환기 설계 123.1.1 서미스터를 이용한 히스테리틱 벅 변환기의 구성블록 123.2 아날로그 블록 설계 153.2.1 밴드 갭 기준 회로 설계 153.2.2 오차 증폭기 설계 163.2.3 비교기 설계 183.2.4 전력 스위치 설계 193.3 디지털 블록 설계 213.3.1 리플 감소 제어회로 설계 213.3.2 사구간 제어기 설계 22제 4 장 실험 결과 및 고찰 274.1 모의실험 결과 274.1.1 부하 레귤레이션 결과 274.1.2 리플 감소 제어회로 결과 284.1.3 출력 파형 결과 284.2 성능비교 및 고찰 314.2.1 성능 비교 31제 5 장 결 론 33참고 문헌 34
최근 본 자료
댓글(0)
0