메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학위논문
저자정보

이영강 (과학기술연합대학원대학교, 과학기술연합대학원)

지도교수
송준엽
발행연도
2014
저작권
과학기술연합대학원대학교 논문은 저작권에 의해 보호받습니다.

이용수1

표지
AI에게 요청하기
추천
검색

이 논문의 연구 히스토리 (3)

초록· 키워드

오류제보하기
본 연구에서는 3차원 적층 패키지 방법 중 최근 가장 주목받고 있는 실리콘 관통전극(Through Silicon Via)이 적용된 3차원 칩 적층 본딩 기술 공정을 제안하였다.
실리콘 관통전극이 형성된 초박형 칩은 본딩 공정 시 발생되는 열 및 기계적 응력에 의한 파괴에 취약할 수 있으므로, 이를 고려한 수직 적층 본딩 기술의 개발이 요구된다. 일반적으로 실리콘 관통전극이 적용된 칩을 적층하는데 사용되는 Cu pillar 범프를 이용한 플립칩 본딩 공정은 열응력 및 전단응력이 본딩 접합부에 집중되어 기계적 신뢰성이 취약한 문제점을 가지고 있다. 따라서 본 연구에서는 실리콘 관통전극을 이용한 3차원 적층 공정기술로 고 신뢰성 접합부를 형성할 수 있는 ISB(Insert-Bump) 본딩 공정을 제안하고, 공정 변수인 본딩온도, 시간 및 하중에 따른 접합부의 미세조직 및 파괴모드를 분석하였으며, 전단 강도 시험을 통해 공정 변수의 최적화를 진행하였다.
ISB 본딩 실험은 더미(dummy) 시편을 제작하여 진행되었으며 범프의 형성 방법에 따라 Cu pillar 범프와 SnAg planar 범프의 2가지 시편으로 나뉜다. Cu pillar 범프는 직경 10 ㎛, 높이 12 ㎛이며, SnAg planar 범프는 직경 20 ㎛, 깊이 4 ㎛이다. 형성된 시편을 플립칩 본더를 이용하여 정렬하고 Cu pillar 범프를 SnAg planar 범프 안으로 삽입하여 열 압착 본딩을 수행하였다.
공정변수의 조정에 따른 ISB 본딩 실험 결과 본딩온도, 시간, 하중이 증가할수록 계면반응이 원활하게 발생하여 접합부 계면에 금속간화합물이 형성되었고 이로 인해 양호한 접합부가 형성됨을 확인할 수 있었다.
파괴모드는 계면 파괴, Alternating Crack Path 파괴, 응집 파괴모드의 세 가지로 나타났으며 공정변수가 증가할수록 Alternating Crack Path 파괴와 응집 파괴모드가 동시에 발생하여 전단강도 또한 점차로 증가하는 경향을 보였다. 본딩온도 300 ℃, 본딩시간 75 sec, 본딩하중 40 N에서 1121.6 mgf/bump의 최대 전단강도를 나타내었지만, 온도가 너무 높거나 (350 ℃) 지속시간이 너무 길었을 때 (90 sec)는 전단강도가 감소하였고 이는 금속간화합물의 과도한 생성으로 인해 발생한 것으로 판단된다.

목차

등록된 정보가 없습니다.

최근 본 자료

전체보기

댓글(0)

0