메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학위논문
저자정보

김정민 (충북대학교, 충북대학교 대학원)

지도교수
김영석.
발행연도
2013
저작권
충북대학교 논문은 저작권에 의해 보호받습니다.

이용수12

표지
AI에게 요청하기
추천
검색

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
This thesis presents a design and fabrication of 0.5 V two stage operational amplifier. The proposed operational amplifier utilizes body-driven differential input stage and self-cascode current mirror structure. Cadence Virtuoso is used for layout and the layout data is verified by LVS through Mentor Calibre. The proposed two stage operational amplifier is fabricated using 0.13 ㎛ CMOS process and operation of the proposed opamp at 0.5 V is confirmed. Measured low frequency small signal gain of operational amplifier is 50 ㏈, power consumption is 29 ㎼ and chip area is 75 ㎛ × 90 ㎛.

목차

Ⅰ. 서 론 1
Ⅱ. 저 전압 블록 3
2.1 바디 구동 차동 입력단 3
2.2 Self-cascode 구조 6
2.3 서로 다른 문턱 전압을 갖는 self-cascode 구조 9
2.4 Self-cascode 전류 거울 구조 11
Ⅲ. 제안하는 2단 연산 증폭기 설계 18
3.1 제안하는 2단 연산 증폭기 18
Ⅳ. 시뮬레이션 23
4.1 게이트 구동 차동 입력단 23
4.2 바디 구동 차동 입력단 25
4.3 제안하는 2단 연산 증폭기 28
Ⅴ. 측 정 30
5.1 개별 소자를 이용한 전류 거울 proto-type 30
5.2 제작된 self-cascode 전류 거울 측정 33
5.3 제작된 2단 연산 증폭기 측정 34
Ⅵ. 결 론 39
참고문헌 41

최근 본 자료

전체보기

댓글(0)

0