목차

Ⅰ. 서 론 1
Ⅱ. 이론적 배경 5
2.1 H.264/SVC의 개요 5
2.1.1 시간 확장성 5
2.1.2 공간 확장성 8
2.1.3 여분 확장성 11
2.2 H.264/SVC 화면 내 예측 알고리즘 13
2.2.1 화면 간 텍스처 예측에서의 픽셀 업-샘플링 수행 방법 13
2.2.2 기존 연구 분석 18
2.2.2.1 기존에 연구된 소프트웨어 알고리즘 18
2.2.2.2 기존에 연구된 하드웨어 구조 분석 23
Ⅲ. 제안하는 하드웨어 구조 32
3.1 파이프라인을 이용한 공통항 계산 34
3.2 여분항 계산 36
3.3 픽셀 병렬화 39
Ⅳ. 구현된 하드웨어의 실험 결과 44
4.1 기능 및 타이밍 실험 결과 45
4.2 공정라이브러리 합성 결과 46
Ⅵ. 결론 48
Ⅶ. 참고 문헌 49
그림 1. MCTF의 분리과정을 위한 리프팅구조 필터 6
그림 2. 분리된 GOP=12인 비디오 프레임의 시간적 계층 6
그림 3. Hierarchical B picture구조 예시 (GOP = 8) 7
그림 4. H.264/SVC에서 공간 확장성 지원을 위한 다중 계층 구조 8
그림 5. 상위 단일 계층에서의 H.264/SVC 부호화기 동작 9
그림 6. 2배 스케일을 가정할 때의 정보 연관성 10
그림 7. 화질(Quality or SNR Scalability) 확장성 11
그림 8. FGS를 위한 방법 12
그림 9. 프레임 단위 다중 계층 처리 방식 19
그림 10. 슬라이스 단위 다중 계층 처리 방식 19
그림 11. 매크로 블록 단위 다중 계층 처리 방식 20
그림 12. JSVM에서 상위 계층 매크로 블록단위 업-샘플링 알고리즘 22
그림 13. 핑퐁구조를 이용한 계층 간 텍스처 예측기 구조 24
그림 14. 프레임 단위 핑퐁 구조에서 업-샘플링 처리 사이클 25
그림 15. 매크로 블록 단위 핑퐁 구조에서 업-샘플링 처리 사이클 26
그림 16. 인코딩 과정에서 프레임 단위 핑퐁 구조를 적용했을 때의 수행 예측 사이클 27
그림 17. 인코딩 과정에서 매크로 블록 단위 핑퐁 구조를 적용했을 때의 수행 예측 사이클 28
그림 18. 계수 대칭성을 이용한, 실수 배 확장을 지원하는 계층 간 텍스처 예측기 31
그림 19. 2배 업-샘플링을 수행할 경우, 상위 계층과 하위 계층의 픽셀 관계 35
그림 20. 파이프라인 구조를 적용한 공통항 계산기 35
그림 21. 4x4블록 업-샘플링 (Worst case) 40
그림 22. 수평방향 2픽셀 병렬화가 적용된 4x4블록 업-샘플링 (Worst case) 41
그림 23. 수평방향 4x4블록 업-샘플링 (Dyadic case) 42
그림 24. 수평방향 2픽셀 병렬화가 적용된 4x4블록 업-샘플링 (Dyadic case) 42
그림 25. 수평 2픽셀, 수직 4픽셀 병렬화가 적용된 4x4블록 업-샘플링(Dyadic case) 43
그림 26. 전체 블록 다이어그램 44
그림 27. Modelsim 6.4a를 이용한 Functional Simulation 45
표 1. H.264/SVC 표준화 진행의 역사 2
표 2. 휘도 성분을 위한 4-탭 필터 계수 17
표 3. 색상 성분을 위한 이중선형 필터 계수 17
표 4. 프레임 단위 다중 계층 처리에서 요구되는 On-chip Memory 사이즈 21
표 5. 슬라이스 및 매크로 블록 단위 다중 계층 처리에서 요구되는 On-chip Memory 사이즈 21
표 6. 대칭성을 이용한 휘도 성분을 위한 4-탭 필터 계수 30
표 7. 대칭성을 이용한 색차 성분을 위한 이중선형 필터 계수 30
표 8. AVC 화면 내 예측 부호화기의 예측 알고리즘 수행에 요구되는 사이클 32
표 9. 휘도 성분의 필터링 계산을 위한 Phase별 계산 식 36
표 10. 색차 성분의 필터링 계산을 위한 Phase별 계산 식 37
표 11. 필터링 결과 계산을 위한 연산기 입력 선택표 38
표 12. 수평방향 픽셀 병렬화에 따른 수행 시간 사이클 예측 39
표 13. Design Compiler를 이용한 합성결과 46
표 14. FPGA합성 결과 비교 46