지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 최영식
- 발행연도
- 2013
- 저작권
- 부경대학교 논문은 저작권에 의해 보호받습니다.
이용수1
이 논문의 연구 히스토리 (3)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문에서는 높은 출력주파수를 가진 전압제어발진기(VCO) 출력 신호가 루프필터의 입력 신호로 사용되는 구조를 제안하였다. 제안된 구조는 더 안정적으로 동작하며 기준 주파수 스퍼를 크기를 억제 할 수 있다.
제안한 위상고정루프는 0.18μm CMOS 공정을 사용하여 HSPICE 시뮬레이션을 통해 결과를 검증하였다.
제안한 위상고정루프는 0.18μm CMOS 공정을 사용하여 HSPICE 시뮬레이션을 통해 결과를 검증하였다.
목차
Ⅰ. 서론 1Ⅱ. 위상고정루프의 기본 이론 32.1 위상고정루프의 구조 및 이론 32.2 기본 블록들의 동작특성 52.2.1 위상 주파수 검출기 52.2.2 전하펌프와 루프필터 82.2.3 전압 제어 발진기 102.2.4 주파수 분주기 102.3 전하펌프 PLL의 선형적 분석 11Ⅲ. 제안한 위상고정루프 설계 153.1 PLL with Fvco-sampled 1st-order LF 구조 153.2 PLL with Fvco-sampled 2nd-order LF 구조 233.3 위상 주파수 검출기(Phase Frequency Detector) 273.4 전하펌프(Charge Pump) 293.5 전압 제어 발진기(Voltage Controlled Oscillator) 303.6 주파수 전압 변환기(Frequency Voltage Converter) 323.7 주파수 분주기(Divider) 34Ⅳ. 시뮬레이션 결과 354.1 시뮬레이션 결과 354.1.1 PLL with Fvco-sampled 1st-order LF 354.1.1 PLL with Fvco-sampled 2nd-order LF 374.2 레이아웃 404.2.1 PFD 404.2.2 Charge Pump 414.2.3 Voltage Controlled Oscillator 424.2.4 Frequency to Voltage Converter 434.2.5 LF Control(OR, NOR, NMOS) 434.2.6 Divider 444.2.7 Total PLL 454.2.7.1 PLL with Fvco-sampled 1st-order LF 454.2.7.1 PLL with Fvco-sampled 2nd-order LF 46Ⅴ. 결론 47참고문헌 48
최근 본 자료
댓글(0)
0