지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 류광기
- 발행연도
- 2013
- 저작권
- 한밭대학교 논문은 저작권에 의해 보호받습니다.
이용수0
이 논문의 연구 히스토리 (3)
2013
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문에서는 저전력을 위한 낮은 동작 주파수를 가지며 곱셈기를 사용하지 않는 저면적 HEVC용 역변환기를 구현하는 방법을 제안한다. 영상압축에서 변환은 화소들을 주파수 영역으로 변환하여 저주파수 성분과 고주파수 성분으로 분리하며, 사람의 눈에 민감하지 않는 고주파수 성분을 제거하여 압축효율을 높이는 방법이다. 또한 역변환은 주파수를 화소로 변환하여 압축된 영상을 복원하는 방법이다. HEVC 역변환 방법은 4×4와 8×8화소 단위의 변환을 사용하는 H.264/AVC에 비해 4×4, 8×8, 16×16, 32×32 화소의 다양한 화소단위의 변환을 사용하기 때문에 계산 복잡도가 높고 크기가 상당히 증가하는 문제점이 발생한다.
따라서 본 논문에서는 하드웨어 면적과 전력을 감소시키는 역변환 하드웨어 구조를 제안한다. 제안하는 역변환기 구조는 32×32 행렬을 16×16 행렬로 재구성하고 재구성한 계수의 곱셈연산을 쉬프트와 덧셈기로만 구성하여 연산을 단순화하였으며, 낮은 주파수에서 동작이 가능하도록 멀티 사이클 패스를 구현하였다.
역변환행렬 연산은 상수와 변수의 곱셈으로 이루어졌기 때문에 산술 곱셈 연산 대신 시프트와 덧셈기로 연산이 가능한 상수곱셈기를 이용하였다. 또한 제안하는 행렬을 적용시키면, 재구성된 16×16 행렬 1개를 계산하기 위해 사용하는 일반적인 변수곱셈기보다 제안하는 상수곱셈기의 크기가 더 감소하고, 처리량은 2배가 된다. 또한 데이터 처리 후 발생하는 유휴 사이클을 제거하여 단위 시간당 일정한 데이터량을 처리하기 위해 병목현상이 일어나는 곱셈기 연산부분을 멀티 사이클 패스로 구성하였다. 또한 사이클 패스를 멀티 사이클 패스로 구현함으로써 동일한 양의 데이터를 처리할 경우 보다 낮은 주파수에서 동작시킬 수 있다.
사이클 패스를 멀티 사이클 패스로 구현함으로써 동일한 양의 데이터를 처리할 경우 보다 낮은 주파수에서 동작시킬 수 있음을 확인하였다.
제안하는 역변환기 하드웨어는 Verilog HDL로 설계하였으며 참조 소프트웨어 HM8.1에서 추출한 데이터를 이용하여 시뮬레이션 한 결과 정상적으로 동작함을 확인하였다. 또한 TSMC 0.18㎛ 셀 라이브러리로 합성한 결과, 최대 동작 주파수는 200 MHz이고, 게이트 수는 35k이며 제안하는 하드웨어 구조는 기존의 구조에 비해 31%의 향상된 면적 효율을 가진다.
따라서 본 논문에서는 하드웨어 면적과 전력을 감소시키는 역변환 하드웨어 구조를 제안한다. 제안하는 역변환기 구조는 32×32 행렬을 16×16 행렬로 재구성하고 재구성한 계수의 곱셈연산을 쉬프트와 덧셈기로만 구성하여 연산을 단순화하였으며, 낮은 주파수에서 동작이 가능하도록 멀티 사이클 패스를 구현하였다.
역변환행렬 연산은 상수와 변수의 곱셈으로 이루어졌기 때문에 산술 곱셈 연산 대신 시프트와 덧셈기로 연산이 가능한 상수곱셈기를 이용하였다. 또한 제안하는 행렬을 적용시키면, 재구성된 16×16 행렬 1개를 계산하기 위해 사용하는 일반적인 변수곱셈기보다 제안하는 상수곱셈기의 크기가 더 감소하고, 처리량은 2배가 된다. 또한 데이터 처리 후 발생하는 유휴 사이클을 제거하여 단위 시간당 일정한 데이터량을 처리하기 위해 병목현상이 일어나는 곱셈기 연산부분을 멀티 사이클 패스로 구성하였다. 또한 사이클 패스를 멀티 사이클 패스로 구현함으로써 동일한 양의 데이터를 처리할 경우 보다 낮은 주파수에서 동작시킬 수 있다.
사이클 패스를 멀티 사이클 패스로 구현함으로써 동일한 양의 데이터를 처리할 경우 보다 낮은 주파수에서 동작시킬 수 있음을 확인하였다.
제안하는 역변환기 하드웨어는 Verilog HDL로 설계하였으며 참조 소프트웨어 HM8.1에서 추출한 데이터를 이용하여 시뮬레이션 한 결과 정상적으로 동작함을 확인하였다. 또한 TSMC 0.18㎛ 셀 라이브러리로 합성한 결과, 최대 동작 주파수는 200 MHz이고, 게이트 수는 35k이며 제안하는 하드웨어 구조는 기존의 구조에 비해 31%의 향상된 면적 효율을 가진다.
목차
표목차 ii그림목차 iii국문요약 ivⅠ. 서론 1Ⅱ. 영상 압축 부호화 기술 32.1. 영상 압축의 목적 및 방법 32.2. 영상 압축 기술의 발전 62.3. 영상 압축 표준의 역사 8Ⅲ. HEVC 영상 압축 기술 133.1. 표준화 배경 133.2. 기술 개요 143.3. 프로파일 21Ⅳ. 역변환 기술 234.1. 변환과 역변환 234.2. 변환의 복호화 과정 26Ⅴ. 제안하는 역변환기의 하드웨어 구현 285.1. 행렬 재구성 285.2. 쉬프트, 덧셈기를 이용한 상수곱셈기 335.3. 역변환기 하드웨어 구조 35Ⅵ. 제안하는 역변환기의 하드웨어 검증 386.1. 검증 환경 및 성능 비교 386.2. 시뮬레이션 결과 39Ⅶ. 결론 41참고문헌 43ABSTRACT 45
최근 본 자료
댓글(0)
0