메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
국일호 (경희대학교) 박건식 (한국전자통신연구원)
저널정보
대한전자공학회 대한전자공학회 학술대회 2024년도 대한전자공학회 추계학술대회 논문집
발행연도
2024.11
수록면
95 - 99 (5page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
The difficulties in SoC design education are that expensive design tools and the secrecy of PDK make it impossible to provide experimental training course. Recently, the open-source movement has spread to EDA field, increasing the usability of design tools. In addition, "My Chip MPW service" has been provided with the purpose of fostering system semiconductor design engineer. The service fabricate student’s design and deliver packaged IC at no charge. These have resolved two major obstacles to semiconductor design education. This paper proposes a standard cell-based design kit targeting the NSPL050 process using open-source EDA tools and a method to utilize it in semiconductor design education. The design flow presented in this paper covers the entire process from system-level SystemC/C++ test bench, Verilog RTL design and verification, synthesis, and automatic placement and routing, finally fab-ready GDS generation. The layout generated through the design flow was cross-validated with commercial DRC tools. For the education and validation purpose the example designs are also included in the design kits.

목차

Abstract
I. 서론
II. 본론
III. 결론 및 향후 연구 방향
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

최근 본 자료

전체보기

댓글(0)

0