메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Md Hafizur Rahman (Inje University) Hyun-Woo-Jin (Inje University) Porika nandini (Inje University) Jatoth Deepak Naik (Inje University) Hanjung Song (Inje University)
저널정보
한국정보통신학회 한국정보통신학회 종합학술대회 논문집 한국정보통신학회 2024년도 추계종합학술대회 논문집 제28권 제2호
발행연도
2024.10
수록면
63 - 66 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
고성능 아날로그 회로를 구축하려면 고도로 숙련된 설계자와 회로 시뮬레이터를 사용하는 정기적이고 지루한 작업이 수반되는 많은 시간이 필요합니다. 이를 위해서는 설계자-시뮬레이터 상호작용을 간소화하고 회로 설계 프로세스를 가속화하는 기술이 필요합니다. 이 연구에서는 아날로그 회로를 최적화하고 설계 프로세스를 가속화하기 위한 심층 강화 학습(DRL) 에이전트 기반 시뮬레이션 깁나 최적화 기법을 제안합니다. 이 방법은 DRL 에이전트를 사용하여 다양한 상황을 고려한 개선된 보상 함수를 기반으로 하는 소프트 액터-비평 알고리즘을 활용하여 아날로그 회로의 매개변수를 최적화할 때 단계를 가속화합니다. 회로 테스트벤치, 설계 사양 및 회로 특성은 설계자가 RL 에이전트에게 전송합니다. 그런 다음 이러한 매개변수를 조정하기 위해 에이전트는 회로 시뮬레이터와 반복적으로 통신합니다. 이 작업에서는 복잡한 회로를 처리하기 위해 점진적인 RL 접근 방식도 제안합니다.

목차

요약
ABSTRACT
Ⅰ. Introduction
Ⅱ. Proposed method
Ⅲ. Reinforcement learning
Ⅳ. Analog circuit design using a reinfocement learning approach
Ⅴ. Conclusion
References

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

최근 본 자료

전체보기

댓글(0)

0