메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
서유민 (서울과학기술대학교) 안차민 (서울과학기술대학교) 유나영 (서울과학기술대학교) 이선혜 (서울과학기술대학교) 홍현석 (서울과학기술대학교) 김현 (서울과학기술대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2023년도 대한전자공학회 추계학술대회 논문집
발행연도
2023.11
수록면
466 - 469 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
In recent years, large-scale events and festivals face the potential for critical incidents. To prevent these incidents, CNN-based crowd-counting systems with high accuracy, such as CSRNet, are proposed. However, their extensive parameter size limits its application on mobile and edge devices. To solve this problem, RTL-based AI accelerators, which design processing engines optimized for AI models, are attracting a attention as an alternative platform to GPU due to their advantages of low power and lost cost. This paper proposes a CNN-based crowd counting system by designing CSRNet on the FPGA platform. In terms of algorithm optimization, we applied pruning and quantization to CSRNet to reduce the parameter size, and in terms of hardware design, we applied loop unrolling and dataflow optimization to parallelize operations and conducted a design based on data reuse patterns. As a result of Xilinx Ultrascale+ MPSoC ZCU102 implementation, the proposed IP uses only 24.92% of LUTs, 2.88% of FFs, and 3.17% of DSPs while offering advantages in terms of low power consumption and cost-effectiveness compared to GPUs.

목차

Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 실험 결과
Ⅳ. 결론 및 향후 연구 방향
참고문헌

참고문헌 (0)

참고문헌 신청
참고문헌이 DBpia에서 서비스 중이라면, [참고문헌 신청]을 통해 등록해보세요

이 논문의 저자 정보

이 논문과 함께 이용한 논문

80 μW/MHz, 850 MHz Fault Tolerant Processor with Fault Monitor Systems
Jinho Han ,  Youngsu Kwon ,  Kyeongsun Shin 외 1명 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2017 .10
표준 FPGA 플랫폼 확장을 통한 IP 설계
김지용 ,  정승환 ,  최정민 외 6명 대한전자공학회 학술대회 2023 .06
FPGA 기반 분할 이미지 CNN 가속기
양기문 ,  이성주 대한전자공학회 학술대회 2023 .06
컨볼루셔널 뉴럴네트워크 가속기 구현을 위한 HLS기반 IP 설계
이길현 ,  윤석규 ,  김영찬 외 2명 대한전자공학회 학술대회 2024 .11
고속 DRAM 메모리 데이터 송수신을 위한 클럭 신호의 Duty Cycle Monitor 회로 설계
조민형 ,  전영득 ,  김이경 외 2명 대한전자공학회 학술대회 2023 .06

최근 본 자료

전체보기

댓글(0)

0