지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2023.11
- 수록면
- 181 - 184 (4page)
이용수
초록· 키워드
오류제보하기
Successive-approximation-register (SAR) analog to digital converters (ADCs) have suffered from the linearity degraded by the mismatch of the capacitive digital-to-analog converter (CDAC). This paper proposes an asynchronous SAR ADC design scheme for the self-calibration based on metastability detector, so that the linearity can be significantly enhanced. Key signatures for the capacitor mismatches are predicted by the metastability detector used for this work. The metastability detector used for the calibration engine measures the nominal decision time for each bit, and then the additional switches are reconfigured to calibrate the mismatches of the CDAC. The results of the behavioral simulation with a 12-bit SAR ADC showed the DNL and the INL errors have been improved by 0.96 LSBs for both. The SNDR and SFDR results were enhanced by 6.43 dB and 10.6 dB, respectively as well.
목차
Abstract
Ⅰ. 서론
Ⅱ. Metastability analysis
Ⅲ. Proposed calibration technique
Ⅳ. 시뮬레이션 결과
Ⅴ. 결론 및 향후 연구 방향
참고문헌
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0