지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2023.12
- 수록면
- 879 - 883 (5page)
이용수
초록· 키워드
오류제보하기
본 논문은 0.5-μm GaAs pHEMT 공정을 이용한 4.4∼5.0 GHz 저잡음 증폭기(LNA)의 설계에 대해 논의한다. 트랜지스터의 고유한 잡음 원천과 기생적 특성으로 인한 최적 잡음과 입력 임피던스 불일치를 해결하기 위해 트랜지스터 크기는 최적화되었으며 추가적인 단 간 손실 부품 없이 높은 입력 및 잡음 최적 임피던스 일치로 낮은 잡음지수를 달성한다. 설계된 저잡음 증폭기는 4.4∼5.0 GHz 범위에서 48 mW의 전력을 소모하며 23 dB 이상의 이득과 0.9 dB 미만의 낮은 잡음지수를 보여준다. 제작된 회로의 크기는 1.8×1.4 mm²이다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 저잡음 증폭기 설계
Ⅲ. 시뮬레이션 및 측정 결과
Ⅳ. 결론
References
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-151-24-02-089215809