메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Yang Wang (Nanjing Vocational University of Industry Technology) Yi Zhang (University of Posts and Telecommunications) Yufeng Guo (University of Posts and Telecommunications)
저널정보
대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.23 No.6
발행연도
2023.12
수록면
367 - 374 (8page)
DOI
10.5573/JSTS.2023.23.6.367

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
A high-speed broadband programmable frequency divider chip is designed and implemented in 0.18 μm SiGe BiCMOS process. The chip is based on the 2/3 dual-mode frequency divider, and integrates high-speed logic operation and reset control in the flip-flop to achieve a wide range of continuous integer frequency division ratio. Taking SCFL and CML DFF as basic units, it realizes wideband operation and obtains a good input sensitivity range. The test results demonstrate that the operating frequency covers 0.1 GHz to 16 GHz. The frequency divider achieves 1-511 continuous frequency division. The output signal phase noise of the 1 GHz input is -153.7 dBc/Hz @ 100 kHz offset in divide-by-8 mode.

목차

Abstract
Ⅰ. INTRODUCTION
Ⅱ. ARCHITECTURE DESIGN
Ⅲ. CIRCUIT DESIGN
Ⅳ. MEASUREMENT RESULTS
Ⅴ. CONCLUSIONS
REFERENCES

참고문헌 (12)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0