메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
최수일 (엑시콘) 박정윤 (엑시콘)
저널정보
대한전자공학회 대한전자공학회 학술대회 2022년도 대한전자공학회 하계종합학술대회 논문집
발행연도
2022.6
수록면
162 - 166 (5page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Due to the high bus bandwidth and scalability of PCIe Protocol, it has become the main protocol of the storage device. As the transmission speed of the storage device increases, PCIe, the main protocol of the storage device, is also being converted to Generation 5.0 of 32GT/s. To implement PCIe Gen5.0 storage device tester used as a semiconductor post-process facility, CPU power and buffer memory bandwidth capable of supporting high data bandwidth of 128 GB/s are required, and Channel controller and transmission channel capable of processing signals of 32 GT/s per PCIe lane are required.
As the frequency increase and loss increase compared to PCIe 4.0, the channel characteristics became more important, and the method of implementing them became difficult.
In this paper, we will examine the Channel components and Design components for 32GT/s signal transmission, perform System Modeling and Simulation, and describe their implementation results.

목차

Abstract
Ⅰ. INTRODUCTION
Ⅱ. PCIe GEN5.0
Ⅲ. SIMULATION
Ⅳ. PCIe Gen5.0 Storage Device TEST System
Ⅴ. EXPREIMENTAL RESULTS
Ⅵ. CONCLUSION
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2022-569-001555824