지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
등록된 정보가 없습니다.
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
D Flip-Flop과 Confluence Buffer로 구성된 단자속 양자 OR gate의 설계와 측정
Progress in superconductivity
2003 .01
High Temperature Superconducting Single Flux Quantum T Flip-Flop
한국초전도학회 High Temperature Superconductivity
2001 .01
단자속 양자 AND gate의 시뮬레이션과 Mask Drawing
한국초전도·저온공학회논문지
2002 .01
Gate Matrix Layout
대한전자공학회 워크샵
1985 .01
Design and Measurement of SFQ OR Gate that is Composed of a D Flip-Flop and Confluence Buffer
한국초전도학회 High Temperature Superconductivity
2002 .01
AN APPROACH TO GATE MATRIX LAYOUT
ICVC : International Conference on VLSI and CAD
1989 .01
XIC tools을 사용한 고온 초전도 Rapid Single Flux Quantum 1-bit A/D Converter의 Simulation과 회로 Layout
한국초전도저온공학회 학술대회
2002 .01
A HIERARCHICAL ALGORITHM FOR GATE MATRIX LAYOUT
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1989 .01
3치 D Flip-Flop 회로 구성에 관한 연구 ( A Study on Ternary D Flip-Flop )
대한전자공학회 학술대회
1982 .01
Net의 구조 분석에 의한 Gate Matrix Layout Algorithm
대한전자공학회 학술대회
1986 .12
Net의 구조 분석에 의한 Gate Matrix Layout Algorithm ( Gate Matrix Layout Algorithm by Analyzing the Structure of Net )
대한전자공학회 학술대회
1986 .01
Optimization of a Single Flux Quantum Toggle Flip-Flop
한국초전도학회 High Temperature Superconductivity
2004 .01
The Design of Ternary D flip-flop Using Ternary Logic Gate
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
ALU를 위한 단자속 양자 D2 Cell과 Inverter의 설계
한국초전도저온공학회 학술대회
2003 .01
Gate Matrix Layout 의 Compaction Algorithm ( Compaction Algorithm for Gate Matrix Layout )
대한전자공학회 학술대회
1985 .01
초전도 단자속 양자 ( SFQ ; Single Flux Quantum ) 소자 제작 및 연구 현황
전자공학회지
1998 .09
DC/SFQ 회로의 시뮬레이션 및 작동
한국초전도저온공학회 학술대회
2002 .01
Min-max형 Fuzzy Flip-Flop과 대수형 Fuzzy Flip-Flop의 특성과 그 응용 회로 ( The Characteristic and Applied Circuit of Min-Max Type Fuzzy Flip-Flop and Algebraic Type Fuzzy Flip-Flop )
대한전자공학회 학술대회
1992 .11
A Modified Static Contention Free Single Phase Clocked Flip-flop Design for Low Power Applications
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2018 .10
고성능 마이크로 프로세서를 위한 고속 D Flip - Flop
대한전자공학회 기타 간행물
2001 .11
0