센서와 구동 및 논리회로를 집적화하기 위해서는 트랜지스터를 작게 제조하는 것은 핵심요소이다. 본 연구에서는 n채널 다결정 실리콘 박막 트랜지스터를 고온에서 제조하여 단채널 효과를 분석하였다. 그 결과 채널 길이의 감소에 따라 on 전류, on/off 전류비, 전달특성의 증가가 발생하였으며, 문턱전압, 전자 이동도, s-slope은 감소하는 것을 분석할 수 있었다. 특히 on 전류는 드레인 전압의 증가에 의해 활성층 실리콘이 가지는 결정입자와 결정경계에서 발생되는 전하가 드레인에서 소오스로 펀치스루에 의해 증가하였으며, 게이트 전압의 증가에 따라 채널의 하단으로 형성되는 기생병렬 BJT (bipoolar junction transistor)효과에 기인해 급격히 증가한 것으로 분석되었다. 또한 활성층 실리콘의 결함으로 인해 채널의 폭과 길이의 변화에 무관하게 누설전류는 비슷하게 증가하는 것으로 분석되었다.
To integrate the sensor driver and logic circuits, fabricating down scaled transistors has been main issue. At this research, short channel effects were analyzed after n channel polycrystalline silicon thin film transistor was fabricated at high temperature. As a result, on current, on/off current ratio and transconductance were increased but threshold voltage, electron mobility and s-slope were reduced with a decrease of channel length. When carriers that develop at grain boundary in activated polycrystalline silicon have no gate biased, on current was increased with punch through by drain current. Also, due to BJT effect (parallel bipolar effect) that developed under region of channel by increase of gate voltage on current was rapidly increased.