지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2013.1
- 수록면
- 36 - 43 (8page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 고전압에서 동작하는 DDIC(display driver IC) 칩의 정전기 보호소자로 사용되는 GG_EDNMOS 소자의 고전류 특성및 더블 스냅백 메커니즘이 분석되었다. 이온주입 조건을 달리하는 매트릭스 조합에 의한 수차례의 2차원 시뮬레이션 및 TLP 특성데이타를 비교한 결과, BJT 트리거링 후에 더블 스냅백 현상이 나타났으나 웰(well) 및 드리프트(drift) 이온주입 조건을 적절히 조절함으로써 안정적인 ESD 보호성능을 얻을 수 있었다. 즉, 최적의 백그라운드 캐리어 밀도를 얻는 것이 고전압 동작용 정전기보호소자의 고전류 특성에 매우 중요한 영향을 주는 임계인자(critical factor)임을 알 수 있었다.
목차
등록된 정보가 없습니다.
참고문헌 (16)
참고문헌 신청
B. C. Jeon. / 2002 / ESD characterization of grounded-gate NMOS with 0. 35um/18V technology employing transmission line pulser(TLP)test / in Proc. EOS/ESD Symp. : 362 ~ 372
B. Keppens. / 2004 / ESD protection solutions for high voltage technologies / in Proc. EOS/ESD Symp. : 289 ~ 298
C. Duvvury. / 1997 / Lateral DMOS design for ESD robustness / in IEDM Tech. Dig. : 375 ~ 378
G. Bosselli. / 1999 / Investigations on double diffused MOS(DMOS)transistors under ESD zap conditions / in Proc. EOS/ESD Symp : 11 ~ 18
J. E. Barth, K. / 2001 / IEEE Trans. Electron / Packaging Manufact 24 : 99 ~
B. Keppens. / 2004 / ESD protection solutions for high voltage technologies / in Proc. EOS/ESD Symp. : 289 ~ 298
C. Duvvury. / 1997 / Lateral DMOS design for ESD robustness / in IEDM Tech. Dig. : 375 ~ 378
G. Bosselli. / 1999 / Investigations on double diffused MOS(DMOS)transistors under ESD zap conditions / in Proc. EOS/ESD Symp : 11 ~ 18
J. E. Barth, K. / 2001 / IEEE Trans. Electron / Packaging Manufact 24 : 99 ~
이 논문의 저자 정보
최근 본 자료
댓글(0)
0