지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2014.1
- 수록면
- 43 - 51 (9page)
이용수
초록· 키워드
오류제보하기
3차원 적층 패키지(3D integrated package) 에서 초소형 패키지 내에 적층되어 있는 칩들의 발열로 인한 열 신뢰성 문제는 3차원 적층 패키지의 핵심 이슈가 되고 있다. 본 연구에서는 TSV(through-silicon-via) 기술을 이용한 3차원적층 패키지의 열 특성을 분석하기 위하여 수치해석을 이용한 방열 해석을 수행하였다. 특히 모바일 기기에 적용하기 위한 3D TSV 패키지의 열 특성에 대해서 연구하였다. 본 연구에서 사용된 3차원 패키지는 최대 8 개의 메모리 칩과 한 개의 로직 칩으로 적층되어 있으며, 구리 TSV 비아가 내장된 인터포저(interposer)를 사용하여 기판과 연결되어 있다. 실리콘 및 유리 소재의 인터포저의 열 특성을 각각 비교 분석하였다. 또한 본 연구에서는 TSV 인터포저를 사용한 3D 패키지에 대해서 메모리 칩과 로직 칩을 사용하여 적층한 경우에 대해서 방열 특성을 수치 해석적으로 연구하였다. 적층된 칩의 개수, 인터포저의 크기 및 TSV의 크기가 방열에 미치는 영향에 대해서도 분석하였다. 이러한 결과를 바탕으로 메모리 칩과 로직 칩의 위치 및 배열 형태에 따른 방열의 효과를 분석하였으며, 열을 최소화하기 위한 메모리 칩과 로직 칩의최적의 적층 방법을 제시하였다. 궁극적으로 3D TSV 패키지 기술을 모바일 기기에 적용하였을 때의 열 특성 및 이슈를분석하였다. 본 연구 결과는 방열을 고려한 3D TSV 패키지의 최적 설계에 활용될 것으로 판단되며, 이를 통하여 패키지의 방열 설계 가이드라인을 제시하고자 하였다.
목차
등록된 정보가 없습니다.
참고문헌 (18)
참고문헌 신청
A. J. McNamara / 2012 / Characterization of Nanostructured Thermal Interface Materials-A Review / Int. J. Therm. Sci. 62 : 2 ~
E. Kim / 2008 / Yield challenges in wafer stacking technology / MICROELECTRONICS RELIABILITY 48 : 1102 ~ 1105
H. C. Chien / 2012 / Thermal Evaluation and Analyses of 3D IC Integration SiP with TSV for Network System Application / Proc. 62nd ECTC : 1866 ~
H. Wei / 2011 / Temperature Aware Architecture: Lessons and Opportunities / IEEE Micro 31 (3) : 82 ~
H. Xu / 2011 / Analytical Heat Transfer Model for Thermal Through-Silicon Vias / Proc. Design, Automation & Test in Europe Conference & Exhibition (DATE) : 1 ~
E. Kim / 2008 / Yield challenges in wafer stacking technology / MICROELECTRONICS RELIABILITY 48 : 1102 ~ 1105
H. C. Chien / 2012 / Thermal Evaluation and Analyses of 3D IC Integration SiP with TSV for Network System Application / Proc. 62nd ECTC : 1866 ~
H. Wei / 2011 / Temperature Aware Architecture: Lessons and Opportunities / IEEE Micro 31 (3) : 82 ~
H. Xu / 2011 / Analytical Heat Transfer Model for Thermal Through-Silicon Vias / Proc. Design, Automation & Test in Europe Conference & Exhibition (DATE) : 1 ~
이 논문의 저자 정보
최근 본 자료
댓글(0)
0