지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2013.1
- 수록면
- 63 - 69 (7page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
Package on Package(PoP)용 하부 패키지에 대해 플립칩 본딩으로 칩을 기판에 실장한 패키지와 die attach film(DAF)을 사용하여 칩을 기판에 접착한 패키지의 warpage 특성을 비교하였다. 플립칩 본딩으로 칩을 기판에 실장한패키지와 DAF를 사용하여 칩을 기판에 실장한 패키지는 솔더 리플로우 온도인 260oC에서 각기 57 μm와 -102 μm의warpage를 나타내었다. 상온에서 260oC 사이의 온도 범위에서 플립칩 실장한 패키지는 -27~60 μm 범위의 warpage를 나타내는 반면에, DAF 실장한 패키지는 -50~-153 μm 범위의 warpage를 나타내었다.
목차
등록된 정보가 없습니다.
참고문헌 (13)
참고문헌 신청
/ 2009 / Package Warpage Measurement of Surface-Mount Integrated Circuits at Elevated Temperature JEDEC Standard JESD22-B112A / JEDEC Solid State Technology Association, Arlington
F. Carson / 2007 / Controlling Top Package Warpage for PoP Applications / Proc. 57th Electronic Components and Technology Conference (ECTC), Reno, 737, IEEE Components, Packaging
F. Liu / 2007 / Halogen-Free Mold Compound Development for Ultra-Thin Packages / Proc. 57th Electronic Components and Technology Conference (ECTC), Reno, 1051, IEEE Components, Pa
J. Zhao / 2008 / Effects of Package Design on Top PoP Package Warpage / Proc. 58th Electronic Components and Technology Conference (ECTC), Lake Buena Vista, 1081, IEEE Components,
K. Y. Lee / 2007 / Electrical Characteristics of the Three-Dimensional Interconnection Structure for the Chip Stack Package with Cu through Vias / J. Electron. Mater 36 : 123
F. Carson / 2007 / Controlling Top Package Warpage for PoP Applications / Proc. 57th Electronic Components and Technology Conference (ECTC), Reno, 737, IEEE Components, Packaging
F. Liu / 2007 / Halogen-Free Mold Compound Development for Ultra-Thin Packages / Proc. 57th Electronic Components and Technology Conference (ECTC), Reno, 1051, IEEE Components, Pa
J. Zhao / 2008 / Effects of Package Design on Top PoP Package Warpage / Proc. 58th Electronic Components and Technology Conference (ECTC), Lake Buena Vista, 1081, IEEE Components,
K. Y. Lee / 2007 / Electrical Characteristics of the Three-Dimensional Interconnection Structure for the Chip Stack Package with Cu through Vias / J. Electron. Mater 36 : 123
이 논문의 저자 정보
최근 본 자료
댓글(0)
0