메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
허재석 (서울대학교) 박종헌 (서울대학교)
저널정보
한국정보기술학회 한국정보기술학회논문지 한국정보기술학회논문지 제17권 제2호(JKIIT, Vol.17, No.2)
발행연도
2019.2
수록면
1 - 11 (11page)
DOI
10.14801/jkiit.2019.17.2.1

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
최근 반도체 제조사들은 고집적, 고성능의 반도체 생산을 위해 다중칩 제품의 생산에 집중하고 있다. 쌓아 올리는 칩의 수가 증가함에 따라, 다중칩 조립라인의 Die Attach 및 Wire Bonding 단계를 반복하는 재유입 흐름이 발생하게 되고 이는 흐름 시간의 증가와 설비가동률 하락을 일으킨다. 본 논문은 흐름 시간을 줄임과 동시에 설비가동률을 향상시킬 수 있는 인공신경망 기반의 규칙 선택 디스패처를 제안한다. 제안된 디스패처는 시뮬레이터에 의해 생성된 다중칩 조립라인 데이터에 따라 각 디스패치 규칙의 선호도를 학습한다. 학습이 완료된 후 디스패처는 디스패치 규칙 중 하나를 선택하여 디스패치 의사결정을 수행하게 된다. 또한, 제안된 디스패처가 성능 및 계산 시간 측면에서 기존 방법들 보다 우수함을 실험결과로 증명하였다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 문제 정의
Ⅲ. 규칙 선택 디스패처
Ⅳ. 실험 결과
Ⅴ. 결론 및 향후 과제
References

참고문헌 (13)

참고문헌 신청

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2019-004-000433293