지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2011.7
- 수록면
- 3,251 - 3,257 (7page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 논리합성을 위한 공통식 추출 방법을 새롭게 제안한다. 제안하는 방법은 주어진 각 논리식들 에서 커널/커널 쌍들과 코커널/커널 쌍을 추출한다. 커널/커널 쌍은 주어진 논리식을 부울 나눗셈에 의해 제수, 몫, 나 머지로 논리식을 다시 표현하게 된다. 다음, 여러 논리식에서 산출된 제수, 몫들에서 공통식을 추출하는 커널 교집합 에 의해 공통식을 구하는 방법을 제안한다. 실험 결과 기존의 공통식 산출 결과들과 비교했을 때 제안한 방법은 리터 럴 개수를 줄일 수 있었다.
목차
등록된 정보가 없습니다.
참고문헌 (14)
참고문헌 신청
1. [학술대회논문] - R. K. Brayton / 1982 / The Decomposition and Factorization of Boolean Epressions / Proc. ISCAS : 49 ~ 54
2. [학술지(정기간행물)] - R. K. Brayton / 1987 / MIS: A Multiple-Level Logic Optimization System / IEEE Trans. CAD 6 (6) : 1062 ~ 1081
3. [학술대회논문] - E. M. Sentovich / 1992 / Sequential Circuit Design Using Synthesis and Optimization / Proc. ICCD : 328 ~ 333
4. [학술지(정기간행물)] - J. Rajski / 1992 / The testability-preserving concurrent decomposition and factorization of Boolean expressions / IEEE Trans. CAD 11 (6) : 778 ~ 779
5. [학술지(정기간행물)] - V. K. Singh / 1993 / Heuristic for decomposition in multilevel logic optimization / IEEE Trans. VLSI 1 (4) : 441 ~ 445
2. [학술지(정기간행물)] - R. K. Brayton / 1987 / MIS: A Multiple-Level Logic Optimization System / IEEE Trans. CAD 6 (6) : 1062 ~ 1081
3. [학술대회논문] - E. M. Sentovich / 1992 / Sequential Circuit Design Using Synthesis and Optimization / Proc. ICCD : 328 ~ 333
4. [학술지(정기간행물)] - J. Rajski / 1992 / The testability-preserving concurrent decomposition and factorization of Boolean expressions / IEEE Trans. CAD 11 (6) : 778 ~ 779
5. [학술지(정기간행물)] - V. K. Singh / 1993 / Heuristic for decomposition in multilevel logic optimization / IEEE Trans. VLSI 1 (4) : 441 ~ 445
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2018-505-001147652