지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2014.9
- 수록면
- 392 - 397 (6page)
이용수
초록· 키워드
오류제보하기
본 논문은 Memory Latency Penalty를 개선한 SIMT Architecture 기반 Stream Processor의 Memory Operation System Architecture를 제안한다. 제안하는 구조는 Non-Blocking Cache Architecture를 적용하여 기존의 Blocking Cache Architecture에서 발생하는 Cache Miss Penalty를 개선하였고 다양한 알고리즘의 처리속도를 비교하여 제안하는 Memory Operation System Architecture를 적용한 Stream Processor의 성능 향상을 검증하였다. 실험은 각 알고리즘의 Memory 명령어의 비율에 따라 향상된 성능을 측정하여 Stream Processor의 성능이 최소 8.2%에서 최대 46.5%까지 향상됨을 확인하였다.
목차
등록된 정보가 없습니다.
참고문헌 (8)
참고문헌 신청
Sung Su Kim / 2011 / Table-based thread reconvergence mechanism on SIMT processor
이광엽 / 2012 / GPGPU를 위한 쉐이더 명령어기반 멀티 스레드 관리 기법 / 전기전자학회논문지 16(4):310~315
Jianmin Chen / 2013 / Guided Region-Based GPU Scheduling: Utilizing Multi-thread Parallelism to Hide Memory Latency / 2013 IEEE 27th International Symposium on :441~451
Xiaosong Ma / 1998 / Efficient fine-grain thread migration with active threads / Parallel Processing Symposium :410~414
Wilson W. L. Fung / 2007 / DynamicWarp Formation and Scheduling for Efficient GPU Control Flow / MICRO 2007 :407~420
이광엽 / 2012 / GPGPU를 위한 쉐이더 명령어기반 멀티 스레드 관리 기법 / 전기전자학회논문지 16(4):310~315
Jianmin Chen / 2013 / Guided Region-Based GPU Scheduling: Utilizing Multi-thread Parallelism to Hide Memory Latency / 2013 IEEE 27th International Symposium on :441~451
Xiaosong Ma / 1998 / Efficient fine-grain thread migration with active threads / Parallel Processing Symposium :410~414
Wilson W. L. Fung / 2007 / DynamicWarp Formation and Scheduling for Efficient GPU Control Flow / MICRO 2007 :407~420
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2017-056-001388495