메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Kyeong-Han Park (충북대학교) A. N. Ragheb (충북대학교) Hyung-Won Kim (충북대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2016년도 대한전자공학회 하계종합학술대회
발행연도
2016.6
수록면
148 - 151 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
This paper presents a dynamic voltage scaler architecture based on binary-weighted charge redistributed digital-to-analog (DAC) converter. The proposed architecture uses a DAC as a reconfigurable voltage scaler based on digital control circuit to select the required voltage level. Whereas it is difficult for the conventional voltage converters to scale the output voltage, the output voltage of the proposed architecture can be accurately scaled by the resolution of DAC. The proposed voltage scaler using a 3-bit DAC has been implemented using a 65nm CMOS process. The simulation results with the 3-bit DAC showed accurate 8 output voltage levels of 0 V to 1.05 V from an input voltage of 1.2V. When the proposed voltage scaler was configured to supply 600mV to a 32-bit adder, it showed a small ripple voltage of 10 mV and consumed energy of 4.425 pJ for 6 addition operations during the simulation of 780 nsec.

목차

Abstract
I. Introduction
II. Related Work
III. Proposed Circuit
IV. Simulation Result
V. Conclusion
Reference

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2017-569-000878281