메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Jing Wang (Waseda University) Qiang Li (Waseda University) Li Ding (Waseda University) Yasuaki Inoue (Waseda University)
저널정보
대한전자공학회 ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications ITC-CSCC 2015
발행연도
2015.6
수록면
798 - 801 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
In this paper, a nanopower supply-insensitive CMOS threshold voltage extractor circuit is proposed, which can meet today’s industry demands for portable devices to operate under very low power consumption and large supply voltage variations. Simulation results, based on CMOS 0.18um process, show that, the threshold voltage of CMOS transistors can be extracted with less than 0.01% error for wide power supply range. At the same time, the proposed V<SUB>th</SUB> extractor can operated with less than 300nW power consumption for 1.3V power supply.

목차

Abstract
1. Introduction
2. Proposed circuit description and analysis
3. Simulation results and comparison
4. Conclusions
References

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2016-569-001694429