지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
ABSTRACT
Ⅰ. 서론
Ⅱ. PLL 구조
Ⅲ. 위상/주파수 검출기
Ⅳ. 전하펌프 및 루프필터
Ⅳ. 검증 및 구현
Ⅵ. 결론
Ⅶ. 참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
고속 디지털 시스템을 위한 60MHz PLL의 설계 ( Design of 60 MHz PLL for high speed digital system )
대한전자공학회 학술대회
1995 .01
A PLL Based Clock Generator with 100Mhz ~ 750Mhz of Lock Range for microprocessors
ICEIC : International Conference on Electronics, Informations and Communications
1998 .08
A PLL Based Clock Generator With 100Mhz ~ 750Mhz of Lock Range for Microprocessors
ICEIC : International Conference on Electronics, Informations and Communications
1998 .01
PLL을 이용한 100Mhz-750Mhz Clock 복원 회로 ( A PLL Based 100 MHz-750 MHz Clock Recovery Circuit )
대한전자공학회 학술대회
1998 .01
50MHz~600MHz의 동작 주파수 범위를 갖는 CMOS Charge Pump PLL 설계
한국통신학회 학술대회논문집
2004 .07
고속 CMOS PLL 응용을 위한 위상 / 주파수 검출기 설계
대한전자공학회 학술대회
1998 .01
PLL 주파수 합성기에서 발생하는 위상잡음의 영향 ( The Effect on Phase Noise from PLL Frequency Synthesizer )
한국전자파학회논문지
2001 .10
915Mhz 대역 ISO/18000-6 RFID 용 PLL 설계
대한전자공학회 학술대회
2005 .05
매크로모델을 이용한 900MHz 대 PLL 회로의 설계
대한전자공학회 학술대회
1995 .01
고속 동작 및 저전압 PLL을 위한 위상 주파수 검출기 설계
대한전자공학회 학술대회
2007 .11
900㎒ PLL 모듈의 설계 및 위상잡음 개선의 연구
한국통신학회 학술대회논문집
2001 .07
무정전전원장치에 적합한 주파수 제한기와 안티 와인드업을 가지는 새로운 3상 전원각 정보 추출 방식
한국산학기술학회 논문지
2006 .12
주파수 합성기를 위한 PLL 설계
한국통신학회 학술대회논문집
1998 .07
주파수 합성기를 위한 PLL 설계 ( A Design of PLL for Frequency Synthesizer )
한국통신학회 학술대회논문집
1998 .01
초 광대역용 PLL 설계에 관한 연구
한국인터넷방송통신학회 논문지
2010 .01
가상 2상 방식을 사용한 단상 PLL 알고리즘의 성능 비교
대한전기학회 학술대회 논문집
2006 .10
PLL을 이용한 750Mhz ~ 1.1Ghz Clock Generator ( A PLL-based Clock Generator with 750Mhz ~ 1.1Ghz Lock Range )
한국통신학회 학술대회논문집
1998 .01
그리드 동기형 PLL의 위상오차 개선
전력전자학회 학술대회 논문집
2012 .07
두 개의 Phase Frequency Detector를 가지고 있는 Charge Pump PLL의 최적설계에 관한 연구
전기학회논문지 D
2001 .10
무정전전원장치에 적합한 새로운 전원각 정보 추출 기술
한국산학기술학회 학술대회논문집
2004 .06
0