트랜지스터의 게이트 크기를 고려한 Rule Based 배치 프로그램 개발 ( A Development of Rule Based Placement Program Considering gate sizes of transistors )

박성범 ,  장영조 ,  이철동 외 1명

대한전자공학회 학술대회

1986 .01

양극성 이중 독립 게이트 실리콘 나노와이어 전계 효과 트랜지스터 설계

홍성현 ,  유윤섭

한국정보통신학회논문지

2015 .12

새로운 게이트 어레이 배치 알고리듬 ( A New Placement Algorithm for Gate Array )

강병익 ,  정정화

전자공학회논문지

1989 .05

평면 삼중-게이트 재구성 전계효과트랜지스터의 게이트 구조가 전달 특성에 미치는 영향

정성엽 ,  정성준 ,  이성현 외 4명

대한전자공학회 학술대회

2020 .08

사이리스터 동작을 이용한 새로운 이중 게이트 트랜지스터

河珉宇 ,  田秉澈 ,  崔然益 외 1명

전기학회논문지 C

2004 .07

게이트 어레이의 자동 배치 , 배선 시스템 ( Automatic Placement and Routing System for Gate Array )

이건배 ,  정정화

전자공학회논문지

1988 .05

패스-트랜지스터 논리회로에서의 트랜지스터의 최적 사이징 ( Optimal Transistor Sizing for Pass-Transistor Logic Circuits )

김갑수 ,  이영중 ,  정항근

한국통신학회 공개발표회 및 토론회

1997 .01

패스-트랜지스터 논리회로에서의 트랜지스터의 최적 사이징 ( Optimal Transistor Sizing for Pass-Transistor Logic Circuits )

김갑수 ,  이영중 ,  정항근

한국통신학회 학술대회논문집

1997 .01

VLSI 게이트 레벨 논리설계 최적화를 위한 Rule-Based 시스템 ( A Rule-Based System for VLSI Gate-Level Logic Optimization )

이성봉 ,  정정화

전자공학회논문지

1989 .01

게이트 절연막과 게이트 전극물질의 변화에 따른 피드백 전계효과 트랜지스터의 히스테리시스 특성 확인

이경수 ,  우솔아 ,  조진선 외 2명

전기전자학회논문지

2018 .06

표면 처리한 SiO₂를 게이트 절연막으로 하는 박막 트랜지스터의 특성 연구

이재혁 ,  이용수 ,  박재훈 외 2명

대한전기학회 학술대회 논문집

2000 .11

고리형식의 Gate를 가진 터널 전계효과 트랜지스터

김장현 ,  김현우 ,  박병국

대한전자공학회 학술대회

2014 .11

게이트와 트랜지스터 레벨에서의 논리 시뮬레이션

강민섭 ,  이철동 ,  유영욱

한국정보과학회 학술발표논문집

1987 .10

전계효과 트랜지스터 ( FIELD-EFFECT TRANSISTOR )

김덕진

전자공학회지

1965 .07

유연한 폴리이미드 기판 위에 구현된 확장형 게이트를 갖는Silicon-on-Insulator 기반 고성능 이중게이트이온 감지 전계 효과 트랜지스터

임철민 ,  조원주

전기전자재료학회논문지

2015 .01

게이트 길이와 게이트 폭에 따른 InGaZnO 박막 트랜지스터의 소자 특성 저하

이재기 ,  박종태

한국정보통신학회논문지

2012 .06

박막트랜지스터 게이트 절연막 응용을 위한 불화막 특성연구

金度榮 ,  崔碩元 ,  安炳宰 외 1명

전기학회논문지 C

1999 .12

생산설비 인버터 절연게이트 양극성 트랜지스터(IGBT)에 대한 열화모델 구축 : 게이트-이미터 문턱 전압(VGE(th))을 중심으로

이준민 ,  오현석 ,  박찬희 외 1명

대한기계학회 춘추학술대회

2016 .12

부유게이트 트랜지스터를 이용한 아날로그 연상메모리 설계

蔡勇雄

전기학회논문지 D

2001 .02