지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
ABSTRACT
Ⅰ. 서론
Ⅱ. 승산기 아키텍쳐
Ⅲ. HDL 모델링 및 검증
Ⅳ. 결론
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
4-비트 리코딩 기법을 이용한 64-b x 67-b 병렬 승산기 설계 ( A Design of 64-b x 67-b Parallel Multiplier using 4-bit Recording Scheme )
대한전자공학회 학술대회
1994 .11
멀티비트 리코딩 병렬 승산기의 최적설계를 위한 면적 - 시간 복잡도 분석 ( Area - Time Complexity Analysis for Optimal Design of Multibit Recoding Parallel Multiplier )
전자공학회논문지-A
1995 .05
병렬 승산기의 설계 및 구현 ( The Design and Implementation of Parallel Multipliers )
전자공학회논문지-A
1991 .03
고속 병렬 승산기의 설계 및 구현 ( The Design and Implementation of Fast Parallel Multipliers )
대한전자공학회 학술대회
1990 .11
고속 병렬 승산기의 설계 및 구현
대한전자공학회 학술대회
1990 .11
8X8 비트 CMOS 병행 승산기 설계 ( Design of 8X8 Bit CMOS Parallel Multiplier )
한국통신학회 학술대회논문집
1989 .01
8 x 8 비트 CMOS 병행 승산기 설계 ( Design of 8 x 8 bit CMOS Parallel Multiplier )
특정연구 결과 발표회 논문집
1989 .01
2의 보수를 이용한 병렬승산기의 개선
대한전기학회 학술대회 논문집
1985 .07
병렬 모듈러 승산기의 설계 연구 ( Study of PArallel Modular Multiplier Design )
대한전자공학회 학술대회
1996 .11
병렬 모듈러 승산기의 설계 연구
대한전자공학회 학술대회
1996 .11
단순전력분석에 안전한 Signed Left-to-Right 리코딩 방법
정보보호학회논문지
2007 .02
Multibit Recoding 병렬 승산기의 최적설계를 위한 면적-시간성능분석 ( Area-Time Performance Analysis for Optimal Design of Multibit Recoding Parallel Multiplier )
한국통신학회 학술대회논문집
1994 .01
Multibit Recoding 병렬 승산기의 최적설계를 위한 면적-시간 성능 분석
한국통신학회 학술대회논문집
1994 .07
비동기 시스템용 고성능 16비트 승산기 설계
대한전자공학회 학술대회
1999 .11
유한체 GF(2m)상의 고속 병렬 승산기의 설계
전자공학회논문지-SC
2006 .09
직ㆍ병렬 플러쉬 승산기의 설계 ( The Design of Serial-Parallel Flush Multiplier )
대한전자공학회 학술대회
1991 .11
SPA에 안전한 Unsigned Left-to-Right 리코딩 방법
정보보호학회논문지
2007 .02
32 x 32 비트 고속 병렬 곱셈기 구조 ( An Architecture for 32 x 32 bit high speed parallel multiplier )
전자공학회논문지-B
1994 .10
연산 모듈의 결합에 의한 GF(2m)상의 병렬 승산 회로의 설계
대한전기학회 학술대회 논문집
2002 .11
연산 모듈의 결합에 의한 GF(2m)상의 병렬 승산 회로의 설계
대한전기학회 학술대회 논문집
2002 .11
0