지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2007.7
- 수록면
- 791 - 792 (2page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
This paper describes the new one dimensional IDCT processor, which reduces the gate counts resulting in the smaller area and low power dissipation by modifying the conventional ... 전체 초록 보기
목차
Abstract
Ⅰ. 서론
Ⅱ. IDCT 프로세서 개요
Ⅲ. 제안한 2차원 DCT/IDCT 프로세서
Ⅳ. 제안된 8×8 2D-IDCT 구현
Ⅴ. 결론
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
CSD와 계수 변환법을 이용하여 덧셈기 수를 감소한 2-D DCT/IDCT 프로세서 설계
대한전자공학회 학술대회
2007 .07
-
DCT / IDCT PROCESSOR설계
대한전자공학회 워크샵
1995 .01
-
저전송율 압축을 위한 저전력 DCT / IDCT 프로세서의 구현 ( Implementation of Low Power DCT / IDCT Processor for Low Bit Rate Coding )
대한전자공학회 학술대회
1997 .01
-
모듈 생성 기법을 이용한 DCT/IDCT 코어 프로세서의 설계 ( Design of DCT/IDCT Core Processor using Module Generator Technique )
한국통신학회논문지
1993 .10
-
새로운 분산 연산 방정식을 이용하는 게이트 수를 최소화시킨 8 x 8 1D-IDCT 프로세서 설계
한국통신학회 학술대회논문집
2001 .07
-
High Performance DCT / IDCT Processor for HDTV
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1993 .01
-
HDTV용 8×8 DCT / IDCT Processor의 구현 ( Implementation of an 8x8 DCT / IDCT Processor for HDTV Application )
대한전자공학회 워크샵
1995 .01
-
코사인 함수를 이용한 효율적인 DCT/IDCT 소자 설계
대한전자공학회 기타 간행물
2001 .11
-
효율적인 분산연산을 이용한 고성능 DCT / IDCT처리기 구현 ( Implementation of High Performance DCT / IDCT Processor Based on the Pipelined Distributed Arithmetic )
대한전자공학회 학술대회
1992 .01
-
알고리즘 수준에서의 IDCT 설계
한국통신학회 학술대회논문집
2004 .11
-
고속 병렬처리를 위한 DCT / IDCT 구조 설계 ( A Design on DCT / IDCT with High Speed Parallel Architecture )
대한전자공학회 학술대회
1997 .01
-
DA구조 이용 가산기 수를 감소한 2-D DCT/IDCT 프로세서 설계
전자공학회논문지-SD
2006 .03
-
실시간 비디오 응용을 위한 2차원 DCT / IDCT의 구조 ( The Structure of 2-D DCT / IDCT for Real-Time Video Applications )
한국통신학회논문지
1995 .11
-
고속 8 × 8 DCT / IDCT 코어 프로세서 설계 ( The Implementation of High-Speed 8 × 8 Core Processor )
대한전자공학회 학술대회
1995 .01
-
DA 구조를 이용한 IDCT 설계
한국통신학회 학술대회논문집
2000 .07
-
데이터에 의한 구동과 세분화된 비트-슬라이스의 동적제어를 통한 저전력 2-D DCT/IDCT 구조
멀티미디어학회논문지
2005 .02
-
파이프라인 구조를 이용한 IDCT 설계
한국통신학회 학술대회논문집
1999 .07
-
1/4＂ SD Digital VCR용 2-4-8 DCT / IDCT Processor의 구조 ( An Architecture of A 2-4-8 DCT / IDCT Processor Used for 1/4＂ SD Digital VCR )
대한전자공학회 학술대회
1996 .11
-
1/4" SD Digital VCR용 2-4-8 DCT / IDCT processor의 구조
CAD 및 VLSI 설계연구회지
1996 .01
-
2D DCT/IDCT의 행, 열 주소생성기를 위한 파이프라인 구조 설계
한국멀티미디어학회 학술발표논문집
2003 .05
이 논문의 저자 정보
최근 본 자료
댓글(0)
0