지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2014.11
- 수록면
- 222 - 225 (4page)
이용수
초록· 키워드
오류제보하기
Digital decimation filter is inevitable in oversampling sigma-delta A/D converters for the sake of reducing the oversampling rate to audio sampling rate. This paper propose a Verilog design and implementation of an area-efficient, high performance digital decimation filter that provides advantage for sigma-delta analog to digital converters. The digital decimation filter consists of two cascaded CIC(cascaded integrator-comb) filter and half-band FIR filters. FIR Filter coefficients is used to reduce hardware complexity of multiplication. This three-stage decimation filter is designed in 0.18-㎛ CMOS technology. Final design shows that it incorporates 1 ㎟ of active area including audio interface with stereo decimation filter structure, shows 2mA power consumption at clock rate of 12.288MHz. Simulation results show that this digital decimation filter is suitable for high performance digital audio decimation filters.
목차
Abstract
I. 서론
II. 데시메이션 필터의 구조와 특성
Ⅲ. 데시메이션 필터 구현
Ⅳ. 시뮬레이션 결과
Ⅴ. 결론
참고문헌
Ⅵ. acknowledgement
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2016-569-001272130