메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Phase Lacked Loop(PLL)은 분산전원을 계통연계시 동기설정을 위해 중요한 장비이다. 이러한 동기설정은 Point of Common Coupling(PCC)에서 계통 전압을 검출하여 크기와 위상을 동일하게 설정하여 전력변환장치에서 전력을 출력한다. 일반적으로 PCC에서 계통전압을 검출하였을 때 고조파, 상간불평형은 전력변환장치 출력 왜곡을 야기 시킨다. 본 논문에서는 이러한 출력왜곡을 감소시키기 위한 3상 PLL을 모델링하여, 그 제어 성능을 시뮬레이션을 통해 확인하였다.

목차

등록된 정보가 없습니다.

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0