지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2013.11
- 수록면
- 360 - 363 (4page)
이용수
초록· 키워드
오류제보하기
This paper presents a wide operation frequency range frequency clock generator that is composed of the phase interpolator. The test chip was fabricated in a 0.18?m CMOS process with a 1.8 V supply voltage. The simulation phase noise and power dissipation are -87.28 ㏈c/㎐ at 1 ㎒ offset frequency from 88.8 ㎒ and 1.32 ㎽, -77.47 ㏈c/㎐ and 2.06 ㎽ from 797.8 ㎒, respectively. The duty cycle error rate of the output clock frequency is less than 1.5%.
목차
Abstract
1. Introduction
2. The Proposed Wide Operation Frequency Range Phase Interpolator
3. Simulation and Experimental Results
4. Conclusion
5. Acknowledgments
6. References
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2016-569-001049288