지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2013.11
- 수록면
- 349 - 352 (4page)
이용수
초록· 키워드
오류제보하기
A spread spectrum clock generator (SSCG) is realized using varactor based delay line and a dejittering PLL. This varactor based delay line utilizes the delay-modulation to phase-modulation property to generate an intermediate spread-spectrum input clock. This SSCG has been fabricated in a 0.18 ㎛ double-poly six metal CMOS process and it consumes 35㎽ from the supply of 1.8V. The proposed SSCG can generate clocks 27㎒, 54㎒ and 108㎒ with centre-spread ratios of +/-0.25%. The measured peak-to-peak cycle-to-cycle jitter is less than 100ps and the measured electromagnetic interference reduction amount is 2.8㏈.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. VARACTOR DELAY LINE
Ⅲ. CIRCUIT DESCRIPTIONS
Ⅳ. EXPERIMENTAL RESULTS
Ⅴ. CONCLUSIONS
REFERENCES
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2016-569-001049253