메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Xin Li (Nanyang Technological University) Chiang Liang Kok (Nanyang Technological University) Chun Dong Wu (Nanyang Technological University) Liter Siek (Nanyang Technological University) Di Zhu (Nanyang Technological University) Zhe Kai Xiao (Nanyang Technological University) Wei Meng Lim (Nanyang Technological University) Wang Ling Goh (Nanyang Technological University)
저널정보
대한전자공학회 대한전자공학회 ISOCC ISOCC 2013 Conference
발행연도
2013.11
수록면
318 - 321 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
In this paper, a CMOS ultra-low voltage reference circuit with ultra-low power consumption of 220㎻ is proposed. The circuit, simulated in 65nm standard CMOS process technology, operates with a supply voltage of 1V. It is based on sub-threshold MOSFETs using the technique of compensating a PTATbased variable with the gate source voltage of a subthreshold MOSFET. The novelty of circuit is the use of an improved folded cascode current mirror op-amp operating directly from a 1V power supply. The resulting voltage is equal to the extrapolated threshold voltage of a MOSFET at absolute zero temperature, which was about 435㎷ for the MOSFETs used. The proposed circuit achieves an average temperature coefficient of 30ppm/℃, 12ppm/V in line regulation for a supply voltage range of 0.6-1.2V, and a power supply rejection ratio (PSRR) of - 38㏈ at 100㎐. The overall power consumption is only 220㎻.

목차

Abstract
Ⅰ. INTRODUCTION
Ⅱ. PROPOSED VOLTAGE REFERENCE CIRCUIT
Ⅲ. SIMULATION RESULTS AND DISCUSSION
Ⅳ. CONCLUSION
REFERENCES

참고문헌 (0)

참고문헌 신청

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2016-569-001049162