메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Hailong Jiao (The Hong Kong University of Science and Technology) Volkan Kursun (The Hong Kong University of Science and Technology)
저널정보
대한전자공학회 대한전자공학회 ISOCC ISOCC 2013 Conference
발행연도
2013.11
수록면
255 - 258 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
A new asymmetrically ground-gated seven-transistor (7T) SRAM cell is proposed in this paper for providing a low leakage high data stability SLEEP mode in memory circuits. With the proposed asymmetrical 7T SRAM cell, the data stability is enhanced by 2.23x and 54.22% during read operations and idle status, respectively, as compared to the conventional sixtransistor (6T) SRAM cells in a TSMC 65nm CMOS technology. A specialized write assist circuitry is proposed to facilitate the data transfer into the new 7T SRAM cells. The overall electrical quality of a memory array is enhanced by 2.59x with the proposed asymmetrically ground-gated 7T memory cells as compared to the conventional ground-gated 6T SRAM cells.

목차

Abstract
Ⅰ. INTRODUCTION
Ⅱ. PREVIOUSLY PUBLISHED GROUND-GATING TECHNIQUE FOR CONVENTIONAL 6T SRAM CELLS
Ⅲ. NOVEL 7T SRAM CELL WITH ASYMMETRICAL GROUND GATITNG
Ⅳ. CHARACTERIZATION OF MEMORY CIRCUITS
Ⅴ. INFLUENCE OF PROCESS PARAMETER VARIATIONS
Ⅵ. CONCLUSIONS
REFERENCES

참고문헌 (0)

참고문헌 신청

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2016-569-001048998