메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
최진호 (부산외국어대학교)
저널정보
한국정보통신학회 한국정보통신학회논문지 한국정보통신학회논문지 제18권 제12호
발행연도
2014.12
수록면
2,933 - 2,938 (6page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
전류컨베이어 회로를 이용한 주파수 고정 루프 회로를 0.35㎛ CMOS 공정으로 설계하였다. 공급전압은 3volts를 사용하였다. 설계된 회로는 분주기, 주파수-전압 변환기, 전압 감산기 및 발진기로 구성하였으며, 각 회로 블록을 대칭적으로 배치하여 공정 변화에 따른 신뢰성 특성을 향상시켰다. HPICE 시뮬레이션 결과 MOS 트랜지스터의 채널 길이, 채널 폭, 저항 및 커패시터의 크기가 ±5% 변화할 때 출력주파수의 변화율은 ±1% 내외였다.

목차

요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 신뢰성 분석 결과
Ⅳ. 결론
REFERENCES

참고문헌 (7)

참고문헌 신청

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2016-559-000932533