메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
홍기문 (서울대학교) 김민오 (서울대학교) 박지환 (서울대학교) 채주형 (서울대학교) 정용운 (서울대학교) 이재환 (서울대학교) 고형준 (서울대학교) 최성필 (서울대학교) 김수환 (서울대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2014년도 대한전자공학회 하계종합학술대회
발행연도
2014.6
수록면
279 - 282 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
A de-serializer (DES) for LPDDR4 memory with a clock domain crossing (CDC) and a byte alignment is simulated by using 65nm CMOS process. DQS samples incoming 2 bytes data from a DQ pin of LPDDR4 memory, and the CDC should be accomplished with a clock domain of a memory controller after that. In addition, the DES plays a role in transmitting the aligned data to the digital logic by using the byte alignment scheme. The DES of the LPPDDR4 memory controller operates in the range of 533-4266Mbps.

목차

Abstract
I. 서론
II. 본론
Ⅲ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2015-560-001702985