지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2012.11
- 수록면
- 487 - 490 (4page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
CAVLC is a essential data path of H.264 image compression codec. This block is combined with and receives data from a transform block, but both block have different processing order. In CAVLC block, parameter extraction is the key process to reduce processing cycles and enhance the throughput. This paper suggests a new architecture that combines scan process with CAVLC parameter extraction function. Suggested ideas reduce areas and make the function work with low operation frequency. This work designed by Verilog HDL and implemented with TSMC 0.18um process.
목차
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 구현
Ⅳ. 결론
참고문헌
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2015-560-000959055