지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2013.11
- 수록면
- 201 - 204 (4page)
이용수
이 논문의 연구 히스토리 (3)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
This paper proposes a digital low-dropout regulator(LDO) using fast current generating scheme. The fast current generating scheme achieves the fast settling time of the output voltage by eliminating the ringing problem. The freeze mode detection circuit is suitable for hybrid operation of power management. A chip was implemented with a 0.18μm CMOS process. It achieved 2.12μs settling time and 3.8mV ripple voltage at 1μF output capacitor.
목차
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 칩 구현
Ⅳ. 결론
참고문헌
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
이 논문과 함께 이용한 논문
이중 루프 Digital LDO Regulator 용 ADC 설계 Design of ADC for Dual-loop Digital LDO Regulator
박상순
,
전정희
,
이재형
외 1명
전기전자학회논문지
2023
.09
과도응답 향상기법을 적용한 Digital LDO
오진우
,
김면식
,
김동현
외 4명
대한전자공학회 학술대회
2023
.06
아날로그 루프를 이용한 디지털 LDO의 PSR 향상 기법
양동주
,
한재덕
대한전자공학회 학술대회
2020
.11
0.45V 출력을 갖는 향상된 PSR 성능의 디지털 LDO
서양호
,
김철우
대한전자공학회 학술대회
2015
.11
이진 가중치 전류 제어 기법을 이용한 고속 응답 디지털 LDO 레귤레이터
우기찬
,
심재현
,
김태우
외 2명
한국정보통신학회논문지
2016
.06
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2015-560-001002922