지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2013.11
- 수록면
- 111 - 114 (4page)
이용수
초록· 키워드
오류제보하기
A multi-phase non-overlapping clock generator is essential circuit in multirate ΣΔ modulators. By improving conventional 2 phase non-overlapping clock generator, multi-phase non-overlapping clock generator is implemented in this paper. This paper also describes how to generate arbitrary non-overlapping clock with clock divider and combinational logic. Compared with 8 phase non-overlapping clock generator and the proposed clock generator, clock skew difference decreases 62.2%, but power consumption only increases 24.5%.
목차
Abstract
Ⅰ. 서론
Ⅱ. 구현
Ⅲ. 시뮬레이션 결과
Ⅳ. 결론 및 향후 연구 방향
참고문헌
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2015-560-001002679